DE112013000677T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112013000677T5
DE112013000677T5 DE112013000677.4T DE112013000677T DE112013000677T5 DE 112013000677 T5 DE112013000677 T5 DE 112013000677T5 DE 112013000677 T DE112013000677 T DE 112013000677T DE 112013000677 T5 DE112013000677 T5 DE 112013000677T5
Authority
DE
Germany
Prior art keywords
region
igbt
area
isolation
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013000677.4T
Other languages
English (en)
Other versions
DE112013000677B4 (de
Inventor
c/o TOYOTA JIDOSHA KABUSHIKI KAI Kameyama Satoru
Sachiko c/o KABUSHIKI KAISHA TOYOTA CHUO Aoi
Masaki c/o DENSO CORPORATION Koyama
Keisuke c/0 TOYOTA JIDOSHA KABUSHIKI KAI Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112013000677T5 publication Critical patent/DE112013000677T5/de
Application granted granted Critical
Publication of DE112013000677B4 publication Critical patent/DE112013000677B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664Vertical bipolar transistor in combination with diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0646PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Wenn ein Halbleitersubstrat einer Halbleitervorrichtung von oben betrachtet wird sind ein Isolationsgebiet, ein IGBT-Gebiet und ein Diodengebiet alle benachbart zueinander ausgebildet. Ein tiefes Gebiet, das mit einem Bodygebiet und einem Anodengebiet verbunden ist, ist in dem Isolationsgebiet ausgebildet. Ein Driftgebiet, das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt, ist in dem Halbleitersubstrat ausgebildet. Ein Kollektorgebiet, das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt und ein Kathodengebiet in dem Diodengebiet, sind in einem auf der unteren Oberfläche des Halbleitersubstrats freiliegenden Gebiet ausgebildet. Eine Grenze zwischen dem Kollektorgebiet und dem Kathodengebiet liegt innerhalb des Diodengebiets, in einem Querschnitt, der eine Grenze zwischen dem Isolationsgebiet und dem Diodengebiet schneidet und das Isolationsgebiet und das Diodengebiet trennt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Diode und einem isolierten Gate Bipolar Transistor (Insulated Gate Bipolar Transistor IGBT).
  • 2. Beschreibung des Standes der Technik
  • Eine Halbleitervorrichtung mit einer Diode und einem IGBT ist bekannt. So ein Halbleiterbauelement wird typischerweise als rückwärtsleitender IGBT (Reverse Conducting IGBT RC-IGBT) bezeichnet. 14 zeigt einen Querschnitt eines typischen RC-IGBT. Beim Einschalten des IGBT des RC-IGBT tritt ein Rückschnappphänomen (Snap back phenomenon) auf. 15 zeigt die Änderung in einem Kollektorstrom Ic wenn die Spannung Vce zwischen einem Kollektor und einem Emitter (im Folgenden auch einfach als „Spannung Vce” oder „Kollektor-Emitterspannung Vce” bezeichnet) stufenweise erhöht wird, während eine Spannung gleich oder größer als ein Schwellwert an eine Gateelektrode 400 eines RC-IGBT in 14 (z. B. während ein Gate angeschaltet ist) angelegt wird.
  • Wenn die Spannung Vce stufenweise erhöht wird, fließt wie durch Pfeil 500 in 15 angedeutet nur eine kleine Menge des Stroms Ic. Das liegt daran, dass die Elektronen von einem Emittergebiet 410 des IGBT durch ein Bodygebiet 420 (z. B. Kanal) an ein Driftgebiet 430 zu einer Kathode 450 einer Diode hinfließen, wie durch den Pfeil 550 in 14 dargestellt. Die an eine pn-Verbindung 442 zwischen dem Driftgebiet 430 und dem Kollektorgebiet 440 angelegte Spannung ist kleiner als die Kollektor-Emitterspannung Vce. Wie in 15 gezeigt, wird die pn-Verbindung daher nicht angeschaltet, selbst wenn die Spannung Vce eine ON-Spannung Vth der pn-Verbindung erreicht. Wie in 15 durch Pfeil 500 dargestellt, nimmt die Spannung Vce bis zu einer Spannung zu, die höher liegt als die Spannung Vth. Wenn die Spannung bis zu einer vorher festgelegten Spannung Vt anwächst, erreicht die an diesem Punkt an die pn-Verbindung 442 angelegte Spannung die ON-Spannung Vth und die pn-Verbindung 442 schaltet ein. Das heißt, Löcher fließen an dem Kollektorgebiet 440 in das Driftgebiet 430 und Elektronen fließen wie in 14 durch Pfeil 560 dargestellt über das Kollektorgebiet 440. Wenn die pn-Verbindung 442 einschaltet, nimmt die Spannung Vce plötzlich ab und der Strom Ic steigt plötzlich an, wie in 15 durch Pfeil 510 dargestellt. Diese Art des Rückschnappens (Snap Back) führt zu einem Ansteigen des Flusses.
  • Die veröffentlichte japanische Patentanmeldung Nr. 2007-288158 ( JP 2007-288158 A ) beschreibt eine Technologie, die durch Einstellen von Parametern wie die Dicke, die Breite und Widerstand und ähnliches einer jeden Halbleiterschicht in einem RC-IGBT dieses Rückschnappphänomen verhindert. Diese Parameter beeinflussen jedoch deutlich andere Charakteristiken und Herstellungsbedingungen und ähnliches des RC-IGBT. Deswegen können nicht allein diese Parameter gewählt werden, um das Rückschnapp (Snap Back) Phänomen zu verhindern. Der Erfindung stellt daher eine Halbleitervorrichtung bereit, die das Snap Back Phänomen verhindert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein erster Aspekt der Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Isolationsgebiet, einem IGBT-Gebiet das das Isolationsgebiet kontaktiert, ein Diodengebiet, das das Isolationsgebiet und das IGBT-Gebiet kontaktiert, wobei das Isolationsgebiet das IGBT-Gebiet und das Diodengebiet auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet sind; mit einem n-Typ Emittergebiet und einem p-Typ Bodygebiet das sich unter dem Emittergebiet erstreckt, wobei das n-Typ Emittergebiet und das p-Typ Bodygebiet in dem IGBT-Gebiet ausgebildet sind; ein p-Typ Anodengebiet im Diodengebiet; ein tiefes p-Typ Gebiet das mit dem Bodygebiet und dem Anodengebiet verbunden ist, und das sich weiter nach unten erstreckt als das Bodygebiet und das Anodengebiet und das in dem Isolationsgebiet ausgebildet ist; ein n-Typ Driftgebiet, das sich über das Isolationsgebiet, das IGBT-Gebiet, und das Diodengebiet erstreckt, und das niedriger als das Bodygebiet angeordnet ist und von dem Emittergebiet durch das Bodygebiet in dem IGBT-Gebiet separiert ist, und das weiter unten als das Anodengebiet in dem Diodengebiet angeordnet ist, und das tiefer als das tiefe Gebiet in dem Isolationsgebiet angeordnet ist, und das innerhalb des Halbleitersubstrats ausgebildet ist; eine Gateelektrode, die über eine Isolationsschicht in dem Bodygebiet in einem Gebiet das das Emittergebiet von dem Driftgebiet trennt gegenübersteht und das in dem IGBT-Gebiet ausgebildet ist; und ein p-Typ Kollektorgebiet das sich über das Isolationsgebiet, das IGBT-Gebiet, das Diodengebiet erstreckt, und ein n-Typ Kathodengebiet in dem Diodengebiet angeordnet ist, wobei das p-Typ Kollektorgebiet und das n-Typ Kathodengebiet in einem freiliegenden Gebiet auf einer Unteren Oberfläche des Halbleitersubstrats ausgebildet ist, wobei eine Grenze zwischen dem Kollektorgebiet und dem Kathodengebiet in einem Querschnitt der entlang einer Grenze zwischen dem Isolationsgebiet und dem Diodengebiet gezogen ist in dem Diodengebiet liegt. Gemäß diesem Aspekt kann das Auftreten des Snap Back Phänomens verhindert werden. Ein zweiter Aspekt der Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Isolationsgebiet, einem IGBT-Gebiet das das Isolationsgebiet kontaktiert, und einem Diodengebiet, das das Isolationsgebiet und das IGBT-Gebiet kontaktiert, wobei das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet sind; ein n-Typ Emittergebiet und ein p-Typ Bodygebiet das sich unterhalb des Emittergebiets erstreckt, wobei das n-Typ Emittergebiet und das p-Typ Bodygebiet in dem IGBT-Gebiet ausgebildet sind; ein p-Typ Anodengebiet ausgebildet in dem Diodengebiet und ein p-Typ Tiefengebiet, das mit dem Bodygebiet in dem Anodengebiet verbunden ist, und sich weiter runter erstreckt als das Bodygebiet und das Anodengebiet und in dem Isolationsgebiet ausgebildet ist; ein n-Typ Driftgebiet das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt und das weiter unten als das Bodygebiet angeordnet ist, und durch das Bodygebiet an dem Emittergebiet in dem IGBT-Gebiet getrennt ist, und das weiter unten als das Anodengebiet in dem Diodengebiet angeordnet ist und das tiefer als das Tiefengebiet an dem Isolationsgebiet angeordnet ist, und das innerhalb des Halbleitersubstrats ausgebildet ist; eine Gateelektrode die über eine Isolationsschicht dem Bodygebiet in einem Gebiet das das Emittergebiet von dem Driftgebiet trennt gegenübersteht und das in dem IGBT-Gebiet ausgebildet ist; und ein p-Typ Kollektorgebiet das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt und ein n-Typ Kathodengebiet in dem Diodengebiet, wobei das p-Typ Kollektorgebiet und das n-Typ Kathodengebiet in einem offenen Gebiet auf einer unteren Oberfläche des Halbleitersubstrats ausgebildet ist, wobei das Emittergebiet und das Bodygebiet abwechselnd wiederholend in einer Richtung auf der oberen Oberfläche des Halbleitersubstrats in dem IGBT-Gebiet ausgebildet sind, wobei das Emittergebiet entlang einer Grenze zwischen dem IGBT-Gebiet und dem Isolationsgebiet das die eine Richtung schneidet, in einem Bereich ausgebildet ist, das die Grenze kontaktiert.
  • Gemäß diesem Aspekt kann verhindert werden, dass das Snap Back Phänomen auftritt.
  • Ein dritter Aspekt der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleitersubstrat das ein Isolationsgebiet enthält, ein IGBT-Gebiet das das Isolationsgebiet kontaktiert, und ein Diodengebiet das das Isolationsgebiet und das IGBT-Gebiet kontaktiert, das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet sind auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet; ein n-Typ Emittergebiet und ein p-Typ Bodygebiet erstreckt sich unter das Emittergebiet, das n-Typ Emittergebiet und das p-Typ Bodygebiet sind in dem IGBT-Gebiet ausgebildet; ein p-Typ Anodengebiet ist in dem Diodengebiet ausgebildet; ein tiefes p-Typ Gebiet ist mit dem Bodygebiet und dem Anodengebiet verbunden und erstreckt sich weiter nach unten als das Bodygebiet und das Anodengebiet und ist in dem Isolationsgebiet ausgebildet; ein n-Typ Driftgebiet erstreckt sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet, und ist weiter unten angeordnet als das Bodygebiet und von dem Emittergebiet durch das Bodygebiet in dem IGBT-Gebiet getrennt, und ist weiter unten angeordnet als das Anodengebiet in dem Diodengebiet und ist weiter unten angeordnet als das tiefe Gebiet in dem Isolationsgebiet und ist innerhalb des Halbleitersubstrats ausgebildet; eine Gateelektrode steht über eine Isolationsschicht dem Bodygebiet in einem Gebiet das das Emittergebiet von dem Driftgebiet trennt gegenüber und ist in dem IGBT-Gebiet ausgebildet; das n-Typ Kathodengebiet ist in dem Diodengebiet über dem freiliegenden Gebiet auf der unteren Oberfläche des Halbleitersubstrats ausgebildet; das p-Typ erster-Kollektorgebiet ist in dem IGBT-Gebiet in dem auf der unteren Oberfläche des Halbleitersubstrats freiliegenden Gebiet ausgebildet; und ein zweites Kollektorgebiet mit einer höheren Peak-Dotierstoffkonzentration als das erste Kollektorgebiet ist in dem Isolationsgebiet in dem Gebiet auf der unteren Oberfläche des Halbleitersubstrats ausgebildet.
  • Gemäß diesem Aspekt kann das Auftreten des Snap Back Phänomens verhindert werden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Eigenschaften, Vorteile und technische und industrielle Bedeutung der beispielhaften Ausführungsformen der Erfindung werden im Folgenden unter Bezugnahme auf die begleitenden Figuren beschrieben in welchen gleiche Bezugszeichen gleiche Elemente bezeichnen und wobei darin:
  • 1 eine Ansicht einer oberen Oberfläche und einen Querschnitt einer Halbleitervorrichtung gemäß einer zweiten beispielhaften Ausführungsform der Offenlegung zeigt;
  • 2 eine Ansicht zeigt in der ein Emittergebiet in einer Y-Richtung auf einen XZ-Querschnitt eines Diodengebiets der Halbleitervorrichtung in 1 projiziert ist;
  • 3 eine Ansicht einer oberen Oberfläche und ein Querschnitt einer Halbleitervorrichtung gemäß einer dritten beispielhaften Ausführungsform der Erfindung zeigt;
  • 4 eine Ansicht zeigt in der ein Emittergebiet in Y-Richtung auf einen XZ-Querschnitt eines Diodengebiets der Halbleitervorrichtung aus 3 projiziert ist;
  • 5 eine Ansicht einer oberen Oberfläche und einen Querschnitt einer Halbleitervorrichtung gemäß einer vierten beispielhaften Ausführungsform der Erfindung zeigt;
  • 6 eine Ansicht zeigt, in der ein Emittergebiet in Y-Richtung auf einen XZ-Querschnitt eines Diodengebiets der Halbleitervorrichtung in 5 projiziert ist;
  • 7 eine Draufsicht eines RC-IGBT gemäß einer ersten beispielhaften Ausführungsform der Erfindung zeigt;
  • 8 eine Ansicht einer oberen Oberfläche und ein Querschnitt eines RC-IGBT in einem Gebiet 158 in 7 zeigt;
  • 9 eine Querschnittsansicht eines IGBT-Gebiets (an einer Stelle die keine Gateelektrode enthält) und ein Isolationsgebiet des RC-IGBT in 8 geschnitten entlang eines XZ-Querschnitts (z. B. ein Querschnitt entlang der Linie IX-IX in 10) zeigt;
  • 10 eine Querschnittsansicht eines IGBT-Gebiets und eines Diodengebiets des RC-IGBT in 8 geschnitten entlang eines YZ-Querschnitts (z. B. einer Querschnittsansicht entlang der Linie X-X in den 9 und 11) zeigt;
  • 11 eine Querschnittsansicht eines Diodengebiets (an einer Stelle die keine Gateelektrode enthält) und ein Isolationsgebiet eines RC-IGBT in 8 geschnitten entlang eines XZ-Querschnitts (z. B. eine Querschnittsansicht entlang der Linie XI-XI in 10) zeigt;
  • 12 eine Ansicht einer Anordnung an Gebieten wenn der RC-IGBT aus 8 von der Z-Richtung her betrachtet wird;
  • 13 ein Längsquerschnitt eines RC-IGBT gemäß eines modifizierten Beispiels;
  • 14 zeigt eine Längsquerschnittsansicht eines RC-IGBT gemäß dem Stand der Technik;
  • 15 zeigt einen Graphen der das Snap Back Phänomen eines RC-IGBT gemäß dem Stand der Technik darstellt; und
  • 16 zeigt eine Querschnittsansicht gemäß 2 einer Halbleitervorrichtung wie sie von den Erfindern in der Vergangenheit schon genannt wurde.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ein RC-IGBT gemäß einer ersten beispielhaften Ausführungsform der Erfindung wie in 7 gezeigt, umfasst ein Halbleitersubstrat 102, und eine Elektrode und eine Isolationsschicht und ähnliches auf einer oberen Oberfläche und einer unteren Oberfläche des Halbleitersubstrats 102. Im Folgenden wird eine Dickenrichtung des Halbleitersubstrats 102 als Z-Richtung (Z-Richtung) bezeichnet, eine Richtung entlang einer oberen Oberfläche des Halbleitersubstrats 102 wird als X-Richtung (X-Richtung) bezeichnet, und eine Richtung die senkrecht zu der X-Richtung und der Z-Richtung steht wird als Y-Richtung (Y-Richtung) bezeichnet. Wie in 7 dargestellt sind drei obere Elektroden 140 und ein Haftpad 190 (Bonding Pad) auf der oberen Oberfläche des Halbleitersubstrats 102 ausgebildet. Ein IGBT und eine Diode sind auf dem Halbleitersubstrat 102 unter den oberen Elektroden 140 ausgebildet. In dem Halbleitersubstrat 102 unterhalb der oberen Elektroden 140 sind die in 7 gestrichelt dargestellten Gebiete IGBT-Gebiete 150 in denen der IGBT ausgebildet ist. In dem Halbleitersubstrat 102 unterhalb der oberen Elektrode 140 sind die Gebiete ohne Schraffierung in 7 (z. B. die Gebiete die durch unterbrochene Linien eingeschlossen sind) Diodengebiete 152 in denen die Diode ausgebildet ist. Wie in der Figur dargestellt sind eine Vielzahl von IGBT-Gebieten 150 und eine Vielzahl von Diodengebieten 152 abwechselnd in Y-Richtung unterhalb der oberen Elektrode 140 angeordnet. Auch ist ein Isolationsgebiet 154 entlang dem gesamten Umfang eines Gebietes in denen eine Gruppe an IGBT-Gebieten 150 und Diodengebieten 152 ausgebildet sind ausgebildet. Das heißt die IGBT-Gebiete 150, die Diodengebiete 152 und die Isolationsgebiete 154 sind alle benachbart zueinander. Die Strukturen der IGBT-Gebiete 150, der Diodengebiete 152 und des Isolationsgebiets 154 sind im Wesentlichen in allen Richtungen gleich so dass im Folgenden die Struktur im Gebiet 158 in 7 beschrieben wird. Die in dieser Beschreibung in Vielzahl dargestellte Gebiete und ähnliches können auch zur Vereinfachung der Beschreibung einzeln beschrieben werden.
  • (Struktur des IGBT-Gebiets 150) in 8 sind bis auf eine Gateelektrode 118, eine Gateisolationsschicht 119, eine Grabenelektrode 124, und eine Isolationsschicht 126 die Elektroden und Isolationsschichten des RC-IGBT 100 weggelassen. Wie in 8 gezeigt sind die Gateelektrode 118, die Gateisolationsschicht 119, ein Emittergebiet 110, ein Bodygebiet 112, ein Driftgebiet 115 und ein Kollektorgebiet 116a in dem IGBT-Gebiet 150 ausgebildet.
  • Wie in 8 gezeigt, ist das Emittergebiet 110 und das Bodygebiet 112 in einem freiliegenden Gebiet auf der oberen Oberfläche des Halbleitersubstrats 102 ausgebildet. Das Emittergebiet 110 und das Bodygebiet 112 sind entlang der Y-Richtung in freiliegenden Gebieten auf der oberen Oberfläche des Halbleitersubstrats 102 ausgebildet. Das Emittergebiet 110 und das Bodygebiet 112 sind abwechselnd wiederholend in der Y-Richtung in freiliegenden Gebieten auf der oberen Oberfläche des Halbleitersubstrats 102 ausgebildet. Das Emittergebiet 110 ist am nächsten zu der Isolationsgebiet 154-Seite in dem IGBT-Gebiet 150 ausgebildet. Das Emittergebiet 110 ist ein n-Typ Gebiet, das eine hohe Konzentration an n-Typ Dotierstoffen enthält, und ist ohmsch mit der oberen Elektrode 140 verbunden. Wie in den 8 bis 10 dargestellt ist das Emittergebiet 110 in einem extrem flachen Gebiet auf der oberen Oberflächenseite des Halbleitersubstrats 102 ausgebildet. Das Bodygebiet 112 ist ein p-Typ Gebiet und ist ohmsch mit der oberen Elektrode 140 verbunden. Das Bodygebiet 112 ist an einer Stelle tiefer als das Emittergebiet 110 ausgebildet und bedeckt die untere Oberfläche des Emittergebiets 110.
  • Das Driftgebiet 114 enthält ein Niedrigkonzentrationsdriftgebiet 114a, und ein Hochkonzentrationsdriftgebiet 114b. Das Niedrigkonzentrationsdriftgebiet 114a ist ein n-Typ Gebiet das eine geringe Konzentration an n-Typ Dotierstoffen enthält. Das Niedrigkonzentrationsdriftgebiet 114a ist auf der unteren Seite des Bodygebiets 112 ausgebildet. Das Niedrigkonzentrationsdriftgebiet 114a ist von dem Emittergebiet 110 durch das Bodygebiet 112 getrennt. Das Hochkonzentrationsdriftgebiet 114b ist ein n-Typ Gebiet das eine hohe Konzentration an n-Typ Dotierstoffen enthält. Das Hochkonzentrationsdriftgebiet 114b ist auf der unteren Seite des Niedrigkonzentrationsdriftgebiet 114a ausgebildet.
  • Das Kollektorgebiet 116a ist ein p-Typ Gebiet mit einer hohen Konzentration an p-Typ Dotierstoffen. Das Kollektorgebiet 116a ist auf einer unteren Seite des Hochkonzentrationsdriftgebiet 114b angeordnet. Eine untere Elektrode 142 ist im Wesentlichen auf dem gesamten Gebiet einer unteren Oberfläche des Halbleitersubstrats 102 (siehe 9) ausgebildet. Das Kollektorgebiet 116a ist ohmsch mit der unteren Elektrode 142 verbunden.
  • Die Gateelektrode 118 und die Gateisolationsschicht 119 sind in einer Vielzahl an Gräben in der oberen Oberfläche des Halbleitersubstrats 102 in dem IGBT-Gebiet 150 ausgebildet. Die Gräben sind entlang der X-Richtung ausgebildet und sind in Y-Richtung in gleichmäßig entfernten Intervallen ausgebildet. Die Gräben erstrecken sich durch das Emittergebiet 110 und das Bodygebiet 112 und reichen bis zu dem Niedrigkonzentrationsdriftgebiet 114a. Der Gateisolationsfilm 119 bedeckt die innere Oberfläche der Gräben. Die Gateelektrode 118 ist innerhalb der Gräben angeordnet. Die Gateelektrode 118 steht daher dem Emittergebiet 110 und dem Bodygebiet 112 über die Gateisolationsschicht 119 gegenüber. Eine obere Oberfläche der Gateelektrode 118 ist von der Zwischenisolationsschicht 119a (siehe 10) bedeckt. Die Gateelektrode 118 ist durch diese Zwischenisolationsschicht 119a von der oberen Elektrode 140 isoliert. Die Gateelektrode 118 ist verdrahtet (nicht gezeigt) womit das Potential der Gatelelektrode 118 gesteuert werden kann.
  • (Struktur des Diodengebiets 152)
  • Wie in den 8, 10 und 11 gezeigt, sind ein Anodengebiet 120, das Driftgebiet 114, ein Kathodengebiet 122, die Grabenelektrode 125, und die Isolationsschicht 126 in dem Diodengebiet 152 ausgebildet.
  • Das Anodengebiet 120 ist ein p-Typ Gebiet mit einer hohen Konzentration an p-Typ Dotierstoffen. Das Anodengebiet 120 ist in einem Gebiet ausgebildet das frei auf der oberen Oberfläche des Halbleitersubstrats 102 liegt. Das Anodengebiet 120 ist im Wesentlichen bis zur gleichen Tiefe ausgebildet wie das untere Ende des Bodygebiets 112. Das Anodengebiet 120 ist ohmsch mit der oberen Elektrode 140 verbunden.
  • Das Niedrigkonzentrationsdriftgebiet 114a wie oben beschrieben ist auf der unteren Seite des Anodengebiets 120 ausgebildet. Das Hochkonzentrationsdriftgebiet 114b wie oben beschrieben ist auf der unteren Seite des Niedrigkonzentrationsdriftgebiets 114a ausgebildet.
  • Das Kathodengebiet 122 und ein Hochkonzentrationskollektorgebiet 116b sind in einem Gebiet ausgebildet das frei auf der unteren Oberfläche des Halbleitersubstrats 102 auf der unteren Seite des Hochkonzentrationsdriftgebiets 114b liegt. Das Hochkonzentrationskollektorgebiet 116b ist in einem breiten Gebiet oder einem Abstand L von einer Grenze 160 zwischen dem Isolationsgebiet 154 und dem Diodengebiet 152 in dem Diodengebiet 152 ausgebildet. Das Kathodengebiet 122 ist in einem Gebiet des Diodengebiets 152 ausgebildet in dem das Hochkonzentrationskollektorgebiet 116b nicht ausgebildet ist. Das Kathodengebiet 122 ist ein n-Typ Gebiet, das eine hohe Konzentration an n-Typ Dotierstoffen enthält, und das ohmsch mit der unteren Elektrode 142 verbunden ist. Das Hochkonzentrationskollektorgebiet 116b ist ein p-Typ Gebiet, das eine höhere Konzentration an p-Typ Dotierstoff enthält als das Kollektorgebiet 116a, und ist ebenso ohmsch mit der unteren Elektrode 142 verbunden.
  • Die Grabenelektrode 124 und die Isolationsschicht 126 sind in einer Vielzahl an Gräben in der oberen Oberfläche des Halbleitersubstrats 102 in dem Diodengebiet 152 ausgebildet. Die Gräben sind in X-Richtung entlang ausgebildet und sind in Y-Richtung in gleichmäßig beabstandeten Intervallen ausgebildet. Die Gräben reichen durch das Anodengebiet 120 hindurch und erreichen das Niedrigkonzentrationsdriftgebiet 114a. Die Isolationsschicht 126 bedeckt die innere Oberfläche der Gräben. Die Grabenelektrode 124 ist innerhalb der Gräben angeordnet. Eine obere Oberfläche der Grabenelektrode 124 ist durch eine Zwischenisolationsschicht 126a bedeckt. Die Grabenelektrode 124 ist durch diese Zwischenisolationsschicht 126a von der oberen Elektrode 140 isoliert. Die Grabenelektrode 124 soll die Potenzialverteilung in dem Diodengebiet 152 optimieren. Die Grabenelektrode 124 kann derart ausgebildet sein, dass ihr Potenzial gesteuert werden kann oder aber, dass es Floaten kann.
  • (Struktur des Isolationsgebiets 154)
  • Wie in 8, 9 und 11 gezeigt, ist ein Spannungs-Festigkeitserhaltungsgebiet 130, das Driftgebiet 114, und die Isolationsschicht 126 in dem Isolationsgebiet 154 ausgebildet.
  • Das Spannungs-Festigkeitserhaltungsgebiet 130 ist ein p-Typ Gebiet, das mit dem Bodygebiet 112 und dem Anodengebiet 120 verbunden ist. Das Spannungs-Festigkeitserhaltungsgebiet 130 erstreckt sich von der oberen Oberfläche des Halbleitersubstrats 102 zu einem tieferen Punkt als das Bodygebiet 112 und das Anodengebiet 120. Das heißt, in dem Querschnitt, wie in 9 gezeigt, der Ort an dem das p-Typ Gebiet sich plötzlich unter das untere Ende des Bodygebiets 112 erstreckt, entspricht einer Grenze 162 zwischen dem Spannungs-Festigkeitserhaltungsgebiet 130 und dem Bodygebiet 112, und ist ebenso eine Grenze zwischen dem Isolationsgebiet 154 und dem IGBT-Gebiet 150. Genauer gesagt erstreckt sich das Spannungs-Festigkeitserhaltungsgebiet 130 tiefer als die Gateelektrode 118. Das p-Typ Gebiet, das sich von der oberen Oberfläche des Halbleitersubstrats 102 tiefer als die Gatelektrode 118 erstreckt, kann genauso als Spannungs-Festigkeitserhaltungsgebiet 130 definiert werden.
  • Wie in den 8, 9 und 11 gezeigt, ist das oben beschriebene Niedrigkonzentrationsdriftgebiet 114a auf der unteren Seite des Spannungs-Festigkeitserhaltungsgebiets 130 ausgebildet. Dieses Niedrigkonzentrationsdriftgebiet 114a erstreckt sich weiter nach außen (z. B. einer Spitzenendenseite 149) als das Spannungs-Festigkeitserhaltungsgebiet 130 und ist auf der oberen Oberfläche des Halbleitersubstrats 102 nahe dem Spitzenende 149 freigelegt. Die obere Oberfläche des Isolationsgebiets 154 ist durch eine Isolationsschicht 148 bedeckt. Das Hochkonzentrationsdriftgebiet 114b, wie oben beschrieben, ist auf der unteren Seite des Niedrigkonzentrationsdriftgebiets 114a ausgebildet. Das heißt, das Driftgebiet 114 erstreckt sich über das IGBT-Gebiet 150, das Diodengebiet 152, und das Isolationsgebiet 154.
  • Das Hochkonzentrationskollektorgebiet 116b, wie oben beschrieben, ist auf der unteren Seite des Hochkonzentrationsdriftgebiets 114b ausgebildet. Das Hochkonzentrationskollektorgebiet 116b ist über das gesamte Gebiet in dem Isolationsgebiet 154 ausgebildet, welches auf der unteren Oberfläche des Halbleitersubstrats 102 frei zugänglich ist. Auch das Hochkonzentrationsgebiet 116b ist ausgebildet, sodass sich ein Teil davon mit der Grenze 160 zwischen dem Isolationsgebiet 154 und dem Diodengebiet 152 schneidet, und erstreckt sich in das Diodengebiet 152 (siehe 12). Wie oben beschrieben, ist das Hochkonzentrationskollektorgebiet 116b teilweise in dem Diodengebiet 152 ausgebildet. Das heißt, eine Grenze 164 zwischen dem Hochkonzentrationskollektorgebiet 116b und dem Kathodengebiet 122 verschiebt sich in Richtung der Diodengebiets 152-Seite, um die Entfernung L von der Grenze 160 zwischen dem Isolationsgebiet 154 und dem Diodengebiet 152.
  • 12 ist eine Ansicht, die Lagebeziehungen zwischen dem IGBT-Gebiet 150, dem Diodengebiet 152, und dem Isolationsgebiet 154, und dem Kollektorgebiet 116a, und dem Kathodengebiet 122, und dem Hochkonzentrationskollektorgebiet 116b darstellt. In 12 zeigen die durchgehenden Linien die Grenzen zwischen dem IGBT-Gebiet 150, dem Diodengebiet 152 und dem Isolationsgebiet 154. Schraffiert ist das Kollektorgebiet 116a, das Kathodengebiet 122, und das Hochkonzentrationskollektorgebiet 116b dargestellt. Die Grenze 164 zwischen dem Hochkonzentrationskollektorgebiet 116b und dem Kathodengebiet 122 erstreckt sich in das Diodengebiet 152 entlang der Grenze 160, in einem Abstand L von der Grenze 160 zwischen dem Isolationsgebiet 154 und dem Diodengebiet 152. Wird das Kollektorgebiet 116a und das Hochkonzentrationskollektorgebiet 116b als einzelnes Kollektorgebiet betrachtet, erstreckt sich das Kollektorgebiet über das IGBT-Gebiet 150, das Diodengebiet 152 und das Isolationsgebiet 154.
  • (Betrieb des RC-IGBT 100)
  • Wenn eine Spannung an die Gateelektrode 118 angelegt wird, die gleich oder größer als ein Schwellwert ist, bildet sich ein Kanal in dem Bodygebiet, in dem Gebiet, das die Gateisolationsschicht 119 kontaktiert. Das heißt, das Gate schaltet ein. In diesem Zustand nimmt das Potenzial der unteren Elektrode 152 stufenweise in Bezug auf die oberen Elektroden 140 zu. Das heißt, die Kollektor-Emitterspannung Vce kann sich zu stufenweise erhöhen. Wenn die Spannung Vce angelegt wird, fließen Elektronen über den Kanal von dem Emittergebiet 110 in das Driftgebiet 114, wie durch die Pfeile 170 in 10 dargestellt. Wenn die Spannung Vce gering ist, schaltet die pn-Verbindung zwischen dem Kollektorgebiet 116a und dem Driftgebiet 114 an. In diesem Zustand, fließen Elektronen von dem Driftgebiet 114 zum Kathodengebiet 122, wie durch Pfeile 170 dargestellt. Elektronen fließen von dem Emittergebiet 110, das in Y-Richtung benachbart zu dem Anodengebiet 120 liegt, zu dem Kathodengebiet 122, wie durch Pfeil 172 in dem Querschnitt in 11 dargestellt. Hier bei dem RC-IGBT 100 ist der Abstand L zwischen der Grenze 160 zwischen dem Isolationsgebiet 154 und dem Diodengebiet 152, und die Grenze 164 liegt zwischen dem Hochkonzentrationskollektorgebiet 116b und dem Kathodengebiet 122. Das heißt, das Isolationsgebiet 154 ist von dem Kathodengebiet 122 getrennt, sodass das Potenzial des Driftgebiets 114 in dem Isolationsgebiet 154 leicht steigt. Daher kann die an eine pn-Verbindung 146, zwischen dem Driftgebiet 114 und dem Hochkonzentrationskollektorgebiet 116b, in dem Isolationsgebiet 154 angelegte Spannung leicht steigen. Bei dem RT-IGBT 100 ist das Emittergebiet 110 mit dem Spannungsfestigkeitserhaltungsgebiet 130 verbunden, sodass das Emittergebiet 110 nahe dem Isolationsgebiet 154 liegt. Elektronen können daher leicht von dem Emittergebiet 110 in das Isolationsgebiet 154, wie durch Pfeil 174 in 11 dargestellt, fließen. Auch deshalb kann die an die pn-Verbindung 146 in dem Isolationsgebiet 154 angelegte Spannung leicht zunehmen. Außerdem ist die p-Typ Dotierstoffkonzentration des Hochkonzentrationskollektorgebiets 116b in dem Isolationsgebiet 154 hoch. Demgemäß ist die Ein-Spannung der pn-Verbindung 164 in dem Isolationsgebiet 154 gering. Daher schaltet die pn-Verbindung 146 in dem Isolationsgebiet 154 (z. B. pn-Verbindung 146 in dem Gebiet 178 nahe dem Spitzenende 149 in 11) durch geringe Erhöhung der Spannung Vce leicht an. Wenn die pn-Verbindung 146 anschaltet, schaltet die gesamte pn-Verbindung zwischen dem gesamten Gebiet, das das Hochkonzentrationskollektorgebiet 116b und das Kollektorgebiet 116a, und das Driftgebiet 114 enthält, an. Als Ergebnis fließen Elektronen durch das Kollektorgebiet 116a, wie durch die Pfeile 180 in 10 dargestellt, sodass der Strom schnell zunimmt. Das bedeutet, der IGBT schaltet ein. Auf diese Art und Weise des RC-IGBT 100 schaltet der IGBT ein, wobei das Rückschnapp-(snapback)-phänomen einfach durch Erhöhen der Spannung Vce vermieden wird. Der Verlust in dem IGBT kann dadurch minimiert werden.
  • Bei dieser ersten beispielhaften Ausführungsform, ist das Hochkonzentrationskollektorgebiet 116b hauptsächlich in dem Isolationsgebiet 154 ausgebildet, und das Kollektorgebiet 116a mit einer relativ geringen p-Typ Dotierstoffkonzentration ist hauptsächlich in dem IGBT-Gebiet 150 ausgebildet. Wenn der IGBT eingeschaltet ist, ist die Löcherkonzentration in dem Driftgebiet 114 in dem IGBT-Gebiet 150 nicht besonders hoch. Demgemäß kann die Kurzschlussfestigkeit des IGBTs sichergestellt werden.
  • Gemäß der oben genannten Struktur kann ein Rückschnappphänomen (snapback) durch die Struktur allein in dem Isolationsgebiet 154 oder nahe dem Isolationsgebiet 154 vermieden werden. Das heißt das Rückschnappphänomen kann ohne merkliche Beeinflussung der Eigenschaften der Diode des IGBT vermieden werden. Da der Effekt der Eigenschaften der Diode und dem IGBT auf diese Art und Weise sehr gering ist, ist das Design der Struktur sehr einfach. Designänderungen oder Ähnliches können daher leicht durchgeführt werden.
  • 1 zeigt eine Darstellung einer Halbleitervorrichtung gemäß einer zweiten beispielhaften Ausführungsform der Erfindung. In 1 ist ein Emittergebiet 10, ein Bodygebiet 12, ein Driftgebiet 14, ein Kollektorgebiet 16, und eine Gatelektrode 18 in einem IGBT-Gebiet ausgebildet. Auch ein Anodengebiet 20, ein Driftgebiet 14 und ein Kathodengebiet 22 sind alle in dem Diodengebiet ausgebildet. Ein tiefes Gebiet 30, das Driftgebiet 14 und das Kollektorgebiet 16 sind in einem Isolationsgebiet ausgebildet. 2 zeigt eine Darstellung, in der das Emittergebiet 10 in Y-Richtung auf einen Querschnitt (z. B. einem Querschnitt des Diodengebiets) entlang der XZ-Ebene in 1 projiziert ist. 16 zeigt eine Querschnittsansicht entsprechend 2 einer Halbleitervorrichtung, wie sie von den Erfindern in der Vergangenheit angedacht war, und bevor die in dieser Beschreibung dargestellte Technologie bekannt war. Zur Beschreibung werden Teile in 16 mit den gleichen Bezugszeichen wie in 2 benannt. Mit der Halbleitervorrichtung in 2 erstreckt sich das Kollektorgebiet 16 von dem Isolationsgebiet in das Diodengebiet (z. B. eine Grenze 62 zwischen dem Kollektorgebiet 16 und dem Kathodengebiet 22 liegt in dem Diodengebiet). Im Gegensatz dazu, ist in der Halbleitervorrichtung in 16 das Kathodengebiet 22 über dem gesamten Diodengebiet (z. B. die Grenze 62 zwischen dem Kollektorgebiet 16 und dem Kathodengebiet 22 zueinander ausgerichtet mit der Grenze 60 zwischen dem Isolationsgebiet und dem Diodengebiet) ausgebildet. Die andere Struktur der Halbleitervorrichtung in 2 entspricht der Halbleitervorrichtung in 16.
  • In beiden Halbleitervorrichtungen aus 2 und 16 fließen, wenn die Kollektor-Emitterspannung Vce erhöht wird, während das Gate eingeschaltet wird, Elektronen von dem Emittergebiet 10 zu dem benachbarten Kathodengebiet 22, wie durch Pfeile 50 in 2 und 16 dargestellt. Zu diesem Zeitpunkt ist die in die pn-Verbindung 19 der Grenze zwischen dem Kollektorgebiet 16 und dem Driftgebiet 14 angelegte Spannung noch weiter von dem Kathodengebiet 22 entfernt. Wie in 2 und 26 gezeigt, ist die an die pn-Verbindung 19 angelegte Spannung noch mehr am Gebiet 54 als dem Isolationsgebiet. Wird die Spannung Vce danach erhöht, erreicht die an die pn-Verbindung 19 nahe dem Gebiet 54 angelegte Spannung zuerst die Ein-Spannung, und Löcher fließen von dem Kollektorgebiet 16 nahe dem Gebiet 54 in das Driftgebiet 14. Fließen einmal Löcher in das Driftgebiet 14, schaltet die gesamte pn-Verbindung 19 inklusive dem Inneren des IGBTs ein und ein hoher Strom fließt in das IGBT-Gebiet. Wie oben beschrieben, ist in der Halbleitervorrichtung aus 2 die Grenze 62 zwischen dem Kollektorgebiet 16 und dem Kathodengebiet 22 in dem Diodengebiet enthalten. Das heißt, die Grenze 62 schiebt sich Richtung Diodengebietseite mit der Entfernung L von der Grenze 60. In der Halbleitervorrichtung aus 2 ist das Gebiet 54 daher weiter von dem Kathodengebiet 22 von dem Abstand L entfernt, als bei der Halbleitervorrichtung aus 16. Als Ergebnis kann die an die pn-Verbindung 19 des Gebiets 54 in der Halbleitervorrichtung aus 2 angelegte Spannung leicht erhöht werden, sodass die pn-Verbindung 19 leicht einschaltet. Durch die Halbleitervorrichtungen in den 1 und 2 kann daher das Rückschnappphänomen vermieden werden. Das Phänomen bei dem die pn-Verbindung 19 der Halbleitervorrichtung in 1 und 2 leicht einschaltet kann auch auf die weiter unten beschriebene Art und Weise beschrieben werden. Wie es durch den Vergleich der Pfeile 50 in den 2 und 16 klar ist, ist der Strom der von dem Emittergebiet 10 in das Kathodengebiet 22 fließt, wenn die Spannung Vce gering ist, in der Halbleitervorrichtung in 2 sehr klein. Bei dieser Betriebsart ist die Anzahl der Elektronen die zudem Gebiet 54 fließen, wie durch Pfeil 52 in den 2 und 16 dargestellt, größer bei der Halbleitervorrichtung gemäß 2. Durch die Halbleitervorrichtung in 2 kann die an die pn-Verbindung 19 angelegte Spannung des Gebiets 54 leicht erhöht werden. Die pn-Verbindung 19 schaltet leicht ein, sodass ein Rückschnappphänomen vermieden werden kann.
  • Die 3 und 4 zeigen Ansichten entsprechend der 1 und 2 einer Halbleitervorrichtung gemäß einer dritten beispielhaften Ausführungsform der Erfindung. In den 3 und 4 sind die Abschnitte, die den Abschnitten in den 1 und 2 entsprechen, mit den gleichen Bezugszeichen aus den 1 und 2 bezeichnet. In der Halbleitervorrichtung in den 3 und 4 ist das Emittergebiet 10 und das Bodygebiet 12 abwechselnd wiederholend in X-Richtung auf einer oberen Oberfläche des Halbleitersubstrats in dem IGBT-Gebiet ausgebildet. Das Emittergebiet 10 ist entlang einer Grenze 66 zwischen einem IGBT-Gebiet und einem Isolationsgebiet ausgebildet, das die X-Richtung in einem Gebiet, das diese Grenze 66 kontaktiert, ausgebildet. In den Halbleitervorrichtungen aus 3 und 4 ist der Abstand L der 1 und 2 nicht vorhanden (der Abstand L kann jedoch in einer Halbleitervorrichtung gemäß einer modifizierten beispielhaften Ausführungsform der dritten Halbleitervorrichtungen bereitgestellt werden).
  • In der Halbleitervorrichtung der 3 und 4, wenn die Kollektor-Emitterspannung Vce erhöht wird, währen das Gate eingeschaltet ist, fließen Elektronen von dem Emittergebiet 10 zu dem nahegelegenen Kathodengebiet 22, wie durch die Pfeile 50 in 4 dargestellt. Zur gleichen Zeit fließen Elektronen zu der pn-Verbindung 19 in dem Isolationsgebiet, wie durch Pfeil 52 in 4 dargestellt. Wie es durch den Vergleich der 4 und 16 klar ist, ist bei der Halbleitervorrichtung in 4 das Emittergebiet 10 näher an dem Isolationsgebiet als bei der Halbleitervorrichtung gemäß 16, sodass bei der Halbleitervorrichtung in 4 die Elektronen leichter von dem Emittergebiet 10, wie durch Pfeil 52 dargestellt, fließen. In dem Isolationsgebiet kann sich daher, die an die pn-Verbindung 19 angelegte Spannung leichter erhöhen, sodass die pn-Verbindung 19 leicht einschaltet. Bei den Halbleitervorrichtungen der 3 und 4 kann daher ein Rückschnappphänomen vermieden werden.
  • Die 5 und 6 zeigen Darstellungen entsprechend der 1 und 2 einer Halbleitervorrichtung gemäß einer vierten beispielhaften Ausführungsform der Erfindung. In den 5 und 6 sind die Elemente, die den Elementen in 1 und 2 entsprechen, mit den gleichen Bezugszeichen wie in 1 und 2 bezeichnet. Anders als bei der Halbleitervorrichtung in den 1 und 2, hat bei der Halbleitervorrichtung in den 5 und 6 das Kollektorgebiet 16b (ein zweites Kollektorgebiet) in einem Isolationsgebiet eine p-Typ Dotierstoffkonzentration höher als die eines Kollektorgebiets 16a (ein erstes Kollektorgebiet) in einem IGBT-Gebiet. In der Halbleitervorrichtung der 5 und 6 ist der Abstand L in den 1 und 2 nicht realisiert (dieser Abstand L kann jedoch in einer Halbleitervorrichtung gemäß einem modifizierten Beispiel der vierten Halbleitervorrichtung realisiert werden). In der Halbleitervorrichtung der 5 und 6, schaltet die pn-Verbindung 19 in dem Isolationsgebiet zuerst an, wenn die Kollektor-Emitterspannung Vce erhöht wird, während das Gate eingeschalten ist. Zu diesem Zeitpunkt ist die p-Typ Dotierstoffkonzentration des Kollektorgebiets 16 in dem Isolationsgebiet hoch, sodass die Ein-Spannung der pn-Verbindung 19 in dem Isolationsgebiet (z. B. die kleinste Spannung die notwendig ist, um die pn-Verbindung 19 in dem Isolationsgebiet einzuschalten) kleiner ist, als in der Halbleitervorrichtung in 16. In der Halbleitervorrichtung in den 5 und 6 kann die pn-Verbindung 19 in dem Isolationsgebiet daher leichter anschalten. Das Rückschnappphänomen kann daher mit den Halbleitervorrichtungen aus 5 und 6 vermieden werden. Wenn die p-Typ Dotierstoffkonzentration des ersten Kollektorgebiets 16a in dem IGBT-Gebiet groß wird, wird die Anzahl der Löcher in dem IGBT-Gebiet zu groß, und die Kurzschlussfestigkeit des IGBTs nimmt ab. Dieses Problem kann vermieden werden, indem die p-Typ Dotierstoffkonzentration in dem Kollektorgebiet 16a in dem IGBT-Gebiet reduziert wird, sodass sie geringer ist als die p-Typ Dotierstoffkonzentration in dem Kollektorgebiet 16b. Das Kollektorgebiet 16a muss nicht notwendigerweise über das Gesamtgebiet in dem IGBT-Gebiet ausgebildet sein. Das heißt, das Kollektorgebiet 16b kann ebenso teilweise in dem IGBT-Gebiet ausgebildet sein. Wie oben beschrieben, schaltet ebenso wie bei den Halbleitervorrichtungen gemäß der zweiten und vierten beispielhaften Ausführungsformen, die pn-Verbindung zwischen dem Driftgebiet und dem Kollektorgebiet in dem Isolationsgebiet leicht ein. Als Ergebnis kann das Rückschnappphänomen vermieden werden.
  • Wie oben beschrieben, ist bei allen Halbleitervorrichtungen gemäß der ersten bis vierten beispielhaften Ausführungsformen, wie in dieser Beschreibung beschrieben, die Tatsache, dass die pn-Verbindung zwischen dem Driftgebiet und dem Kollektorgebiet in dem Isolationsgebiet leicht einschaltet, eine technische Eigenschaft. Die Strukturen der Halbleitervorrichtungen gemäß der zweiten bis vierten beispielhaften Ausführungsformen, wie oben beschrieben, können unabhängig voneinander vorteilhafte Effekte aufweisen, diese Strukturen können jedoch auch in Kombination genutzt werden.
  • In einem modifizierten Beispiel der ersten beispielhaften Ausführungsform, kann das Hochkonzentrationskollektorgebiet 116b auf nur in dem Isolationsgebiet 154 ausgebildet sein, und das Kollektorgebiet 116a kann über das gesamte Gebiet in dem IGBT-Gebiet 150 ausgebildet sein. Solange das Hochkonzentrationskollektorgebiet 116b in wenigstens einem Teil des Isolationsgebiets 154 ausgebildet ist, ist es nicht notwendig es in dem gesamten Gebiet des Isolationsgebiets 154 auszubilden. Auch die p-Typ Dotierstoffkonzentration in dem Kollektorgebiet 116b kann sich andern. Beispielsweise kann die Struktur derart sein, dass die p-Typ Dotierstoffkonzentration des Kollektorgebiets 116b in dem Isolationsgebiet 154 noch weiter von dem Diodengebiet 152 entfernt ist.
  • Wie in den beispielhaften Ausführungsformen oben beschrieben, ist der Abschnitt der dem Spitzenende 149 gegenübersteht beschrieben. Eine ähnliche Struktur kann jedoch auch in einem Isolationsgebiet 154 zwischen zwei aktiven Gebieten in 7 verwendet werden. In den oben beschriebenen beispielhaften Ausführungsformen, ist das Spannungs-Festigkeitserhaltungsgebiet 130 teilweise in dem Isolationsgebiet 154 ausgebildet, das Spannungs-Festigkeitserhaltungsgebiet 130 kann jedoch auch über das gesamte Isolationsgebiet 154 kreuzförmig (d. h. in X-Richtung und in Y-Richtung) des Isolationsgebiets 154 ausgebildet sein.
  • Eine Struktur in der das Emittergebiet 110 das Spannungs-Festigkeitserhaltungsgebiet 130 kontaktiert, kann in allen IGBT-Gebieten 150 oder auch nur in einem Teil (einem oder einige) der IGBT-Gebiete 150 ausgebildet werden. Beispielsweise kann diese Struktur in dem IGBT-Gebiet 150a und nicht in dem IGBT-Gebiet 150b in 7 ausgebildet sein. Auch kann diese Struktur beispielsweise nur auf der Isolationsgebiets 154 Seite ausgebildet sein, die dem Spitzenende 149 gegenübersteht und nicht auf der Isolationsgebiet 154a Seite zwischen aktiven Gebieten ausgebildet sein. Auch die umgekehrte Variante ist möglich.
  • Auch die Struktur in der die Grenze 164 innerhalb des Diodengebiets 152 liegt, kann auch nur mit einem Teil (einem oder einige) der Diodengebiete 152 realisiert sein. Auch kann diese Struktur nur in einem Teil in einem Diodengebiet 152 ausgebildet sein. Beispielsweise kann diese Struktur nur auf der Isolationsgebiets 154 Seite ausgebildet sein, die dem Spitzenende 149 gegenübersteht und nicht auf der Isolationsgebiets 154 Seite zwischen den aktiven Gebieten. Auch die umgekehrte Variante ist möglich.
  • Wie in den oben genannten beispielhaften Ausführungsformen beschrieben, gibt es drei obere Elektroden 140, wobei diese Anzahl auch geändert werden kann. Auch die Größe jeder der oberen Elektroden 140 kann geändert werden. Wie in den beispielhaften Ausführungsformen beschrieben, kann das Bodygebiet 112 aus einer einzigen Schicht gebildet sein. In anderen beispielhaften Ausführungsformen jedoch, kann ein Bodygebiet in ein oberes Bodygebiet 112a und ein unteres Bodygebiet 112c, wie in 13 gezeigt, aufgeteilt sein. Wie auch bei 13, wirkt das obere Bodygebiet 112a und das untere Bodygebiet 112c im Wesentlichen als ein einzelnes Bodygebiet. In den beispielhaften Ausführungsformen, wie oben beschrieben, hat der IGBT eine Graben-Typgateelektrode, jedoch kann der IGBT auch ebenso eine Planar-Typgateelektrode aufweisen.
  • Während die Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen davon beschrieben wurde, ist es klar, dass die Erfindung nicht auf die beschriebenen Ausführungsformen oder Konstruktionen beschränkt ist. Im Gegenteil, ist es beabsichtigt, auch verschiedene Modifikationen und äquivalente Anordnungen mit der Erfindung zu umfassen. Außerdem, während verschiedene Elemente der beispielhaften Ausführungsformen in verschiedenen Kombinationen und Konfigurationen gezeigt sind, sind auch andere Kombinationen und Konfigurationen mit mehr, weniger oder nur einem einzelnen Element ebenso im Umfang der Erfindung enthalten.

Claims (3)

  1. Halbleitervorrichtung umfassend: ein Halbleitersubstrat mit einem Isolationsgebiet, einem IGBT-Gebiet, das das Isolationsgebiet kontaktiert, und einem Diodengebiet, welches das Isolationsgebiet und das IGBT-Gebiet kontaktiert, wobei das Isolationsgebiet das IGBT-Gebiet und das Diodengebiet auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet sind; ein n-Typ Emittergebiet, und ein p-Typ Bodygebiet das sich unter das Emittergebiet erstreckt, wobei das n-Typ Emittergebiet und das p-Typ Bodygebiet in dem IGBT-Gebiet ausgebildet sind; ein p-Typ Anodengebiet in dem Diodengebiet; ein tiefes p-Typ Gebiet das mit dem Bodygebiet und dem Anodengebiet verbunden ist und sich tiefer erstreckt als das Bodygebiet und das Anodengebiet und das in dem Isolationgebiet ausgebildet ist; ein n-Typ Driftgebiet das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt und das tiefer als das Bodygebiet positioniert ist und durch das Bodygebiet in dem IGBT-Gebiet von dem Emittergebiet separiert ist und das tiefer als das Anodengebiet in dem Diodengebiet positioniert ist, und das tiefer als das tiefe Gebiet in dem Isolationsgebiet positioniert ist und innerhalb eines Halbleitersubstrats ausgebildet ist; eine Gateelektrode, die über eine Isolationsschicht dem Bodygebiet in einem Gebiet das das Emittergebiet von dem Driftgebiet separiert gegenüber angeordnet ist und das in dem IGBT-Gebiet ausgebildet ist; und ein p-Typ Kollektorgebiet das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt, und ein n-Typ Kathodengebiet in dem Diodengebiet, wobei das p-Typ Kollektorgebiet und das n-Typ Kathodengebiet in einem Gebiet auf einer freiliegenden unteren Oberfläche des Halbleitersubstrats angeordnet ist, wobei eine Grenze zwischen dem Kollektorgebiet und dem Kathodengebiet innerhalb des Diodengebiet liegt, in einem Querschnitt der eine Grenze zwischen dem Isolationsgebiet und dem Diodengebiet schneidet und das Isolationsgebiet und das Diodengebiet aufteilt.
  2. Halbleitervorrichtung umfassend: ein Halbleitersubstrat mit einem Isolationsgebiet, einem IGBT-Gebiet, das das Isolationsgebiet kontaktiert, und einem Diodengebiet, das das Isolationsgebiet und das IGBT-Gebiet kontaktiert, wobei das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet sind; ein n-Typ Emittergebiet und ein p-Typ Bodygebiet, das sich unter das Emittergebiet erstreckt, wobei das n-Typ Emittergebiet und das p-Typ Bodygebiet in dem IGBT-Gebiet ausgebildet sind; ein p-Typ Anodengebiet in dem Diodengebiet; ein tiefes p-Typ Gebiet das mit dem Bodygebiet und dem Anodengebiet verbunden ist und sich tiefer als das Bodygebiet und das Anodengebiet erstreckt und das in dem Isolationsgebiet ausgebildet ist; ein n-Typ Driftgebiet, das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt und das tiefer als das Body-Gebiet positioniert ist und durch das Bodygebiet in dem IGBT-Gebiet von dem Emittergebiet separiert ist, und das tiefer als das Anodengebiet in dem Diodengebiet positioniert ist und das tiefer als das tiefe Gebiet in dem Isolationsgebiet positioniert ist und das innerhalb des Halbleitersubstrats angeordnet ist; eine Gateelektrode, die über eine Isolationsschicht im Bodygebiet in einem Gebiet das das Emittergebiet von dem Driftgebiet separiert gegenübersteht und das in dem IGBT-Gebiet ausgebildet ist; und ein p-Typ Kollektorgebiet, das sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet erstreckt, und ein n-Typ Kathodengebiet, das in dem Diodengebiet angeordnet ist, wobei das p-Typ Kollektorgebiet und das n-Typ Kathodengebiet in einem Gebiet angeordnet ist, das auf einer unteren Oberfläche des Halbleitersubstrats freiliegt, wobei das Emittergebiet und das Bodygebiet abwechselnd wiederholend in einer Richtung auf der oberen Oberfläche des Halbleitersubstrats in dem IGBT-Gebiet ausgebildet ist und in einem Gebiet das auf der oberen Oberfläche des Halbleitersubstrats in dem IGBT-Gebiet freiliegt, das Emittergebiet entlang einer Grenze in dem IGBT-Gebiet und dem Isolationsgebiet, das die eine Richtung in einem Gebiet, das die Grenze kontaktiert, schneidet, ausgebildet ist.
  3. Halbleitervorrichtung umfassend: ein Halbleitersubstrat mit einem Isolationsgebiet, ein IGBT-Gebiet, das das Isolationsgebiet kontaktiert, und einem Diodengebiet, das das Isolationsgebiet und das IGBT-Gebiet kontaktiert, wobei das Isolatonsgebiet, das IGBT-Gebiet und das Diodengebiet auf der oberen Oberfläche des Halbleitersubstrats ausgebildet ist; ein n-Typ Emittergebiet, und ein p-Typ Bodygebiet, das sich unter das Emittergebiet erstreckt, wobei das n-Emittergebiet und das p-Typ Bodygebiet in dem IGBT-Gebiet ausgebildet sind; ein p-Typ Anodengebiet ausgebildet in dem Diodengebiet; ein tiefes p-Typ Gebiet das mit dem Bodygebiet und dem Anodengebiet verbunden ist und sich tiefer als das Bodygebiet und das Anodengebiet erstreckt und das in dem Isolationsgebiet ausgebildet ist; ein n-Typ Driftgebiet, dass sich über das Isolationsgebiet, das IGBT-Gebiet und das Diodengebiet hin erstreckt und das tiefer als das Bodygebiet und durch das Bodygebiet in dem IGBT-Gebiet von dem Emittergebiet getrennt ausgebildet ist, und das tiefer als das Anodengebiet in dem Anodengebiet positioniert ist und das tiefer als das tiefe Gebiet in dem Isolationsgebiet positioniert ist und das innerhalb des Halbleitersubstrats ausgebildet ist; eine Gateelektrode, die über eine Isolationsschicht dem Bodygebiet in einem Gebiet, das von dem Driftgebiet von dem Emittergebiet separiert ist, ausgebildet ist und das in dem IGBT-Gebiet ausgebildet ist; das n-Typ Kathodengebiet ist in dem Diodengebiet in dem Gebiet das auf der unteren Oberfläche des Halbleitersubstrats freiliegt, ausgebildet; das p-Typ erste Kollektorgebiet ist in dem IGBT-Gebiet in dem Gebiet auf der unteren Oberfläche des Halbleitersubstrats das freiliegt ausgebildet; und ein zweites Kollektorgebiet mit einer höheren p-Typ Dotierstoffkonzentration als das erste Kollektorgebiet ist in dem Isolationsgebiet in dem freiliegenden Gebiet auf der unteren Oberfläche des Halbleitersubstrats ausgebildet.
DE112013000677.4T 2012-01-24 2013-01-23 Halbleitervorrichtung Active DE112013000677B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-011935 2012-01-24
JP2012011935A JP6022774B2 (ja) 2012-01-24 2012-01-24 半導体装置
PCT/IB2013/000072 WO2013110994A1 (en) 2012-01-24 2013-01-23 Semiconductor device

Publications (2)

Publication Number Publication Date
DE112013000677T5 true DE112013000677T5 (de) 2014-10-23
DE112013000677B4 DE112013000677B4 (de) 2020-01-30

Family

ID=47747708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013000677.4T Active DE112013000677B4 (de) 2012-01-24 2013-01-23 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9153575B2 (de)
JP (1) JP6022774B2 (de)
CN (1) CN104054179B (de)
DE (1) DE112013000677B4 (de)
WO (1) WO2013110994A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222702B2 (ja) * 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6641983B2 (ja) 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP6334465B2 (ja) 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
JP6260605B2 (ja) 2015-11-19 2018-01-17 トヨタ自動車株式会社 半導体装置
JP7114873B2 (ja) 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP2019012725A (ja) * 2017-06-29 2019-01-24 株式会社東芝 半導体装置
JP6736531B2 (ja) 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6519641B2 (ja) * 2017-12-13 2019-05-29 三菱電機株式会社 半導体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
CN111066149B (zh) 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
DE112019003399T5 (de) 2019-02-27 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN111697067B (zh) * 2019-03-15 2023-11-24 上海睿驱微电子科技有限公司 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP4892832B2 (ja) * 2004-12-15 2012-03-07 富士電機株式会社 半導体装置の製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2009176772A (ja) 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
CN101887913B (zh) * 2010-06-04 2013-01-02 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2013152996A (ja) 2013-08-08
US20140361333A1 (en) 2014-12-11
WO2013110994A1 (en) 2013-08-01
DE112013000677B4 (de) 2020-01-30
US9153575B2 (en) 2015-10-06
JP6022774B2 (ja) 2016-11-09
CN104054179A (zh) 2014-09-17
CN104054179B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
DE112013000677B4 (de) Halbleitervorrichtung
DE102016116564B4 (de) Halbleitervorrichtung
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102015102756B4 (de) Halbleitereinrichtung
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE112015005000B4 (de) Halbleitervorrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112009005299B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102015221061A1 (de) Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013006666B4 (de) Halbleitereinrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102016122600B4 (de) Igbt
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112013004146T5 (de) Halbleitervorrichtung
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R083 Amendment of/additions to inventor(s)
R020 Patent grant now final
R084 Declaration of willingness to licence