JP4892832B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4892832B2 JP4892832B2 JP2004362258A JP2004362258A JP4892832B2 JP 4892832 B2 JP4892832 B2 JP 4892832B2 JP 2004362258 A JP2004362258 A JP 2004362258A JP 2004362258 A JP2004362258 A JP 2004362258A JP 4892832 B2 JP4892832 B2 JP 4892832B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- silicon
- oxide film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
さらに、半導体基板の主面に沿って平面的に形成される従来のMOSゲート構造を、いわゆるトレンチゲート構造という半導体基板の主面に垂直方向に形成されるトレンチ内にゲート絶縁膜を介して埋め込まれるポリシリコン膜(ゲート電極)と、このゲート電極に対向するようにトレンチ側壁側に、半導体基板の主面に垂直なチャネルを形成することからなる主面に垂直なMOSゲート構造とすることにより、画期的にセルピッチを小さくすることが可能になり、オン抵抗を大幅に低減したパワーMOSFETやIGBTなどの半導体装置が既に知られている。
この問題の解決方法としては、既に層間絶縁膜のエッチバック方法の存在が知られている。この従来の層間絶縁膜のエッチバック方法は、図7、8に示すように、半導体基板21に底面から縦方向(厚さ方向)にドレイン領域22、ベース領域24、ソース領域25がこの順に形成され、半導体基板21の表面側から垂直方向に、ベース領域24を貫通してドレイン領域22に達するように形成されたトレンチ28の内壁面にゲート絶縁膜29と、ソース領域25とベース領域24間の接合面より上(であって半導体基板21の主面より低い高さ)にまで埋め込まれたポリシリコン膜(ゲート電極)20とを設け、さらにこれらのゲート絶縁膜29とポリシリコン膜(ゲート電極)20の上面を含めて半導体基板21の主面上に膜厚10〜100nm程度のシリコン窒化膜32を形成する(図8)。更にシリコン窒化膜32の上に、たとえば、BPSG(Boron Phosphorous Silicate Glass)膜などの軟化温度の低いリフロー性の層間絶縁膜33を堆積させる。図示しない素子外周部のゲート電極引出し部と耐圧構造部をマスクした上で、素子活性部内のリフロー性の層間絶縁膜33をRIEなどのドライエッチングにより異方性エッチング(エッチバック)することにより、平坦な主面上の層間絶縁膜をエッチアウトし、より膜厚の厚いトレンチ28上のみに層間絶縁膜33を残した後、トレンチ28上の層間絶縁膜33を熱処理により軟化させ(いわゆるリフロー処理)、トレンチ28上部を層間絶縁膜33で埋める方法である(特許文献1)。この方法によれば、トレンチ28間に関してはマスク合わせ精度の問題が生じないので、前述のソース電極34がコンタクトする領域が少なくなる問題も生じない。
特許請求の範囲の請求項2記載の発明によれば、前記目的は、トレンチゲート型MOS半導体構造により制御され、第一導電型シリコン基板の厚さ方向に主電流の流れる素子活性部と該素子活性部を取り巻く耐圧構造部を少なくとも備える縦型半導体装置を形成するために、前記シリコン基板の一方の主面側に前記耐圧構造部を構成するフィールド酸化膜を形成する工程と、前記素子活性部内に逆耐圧を担う第二導電型のウェル領域を形成する工程と、前記トレンチゲート型MOS半導体構造を形成するために前記主面側から前記ウェル領域を貫通する深さのトレンチの形成と該トレンチ内にゲート酸化膜を介してポリシリコン膜の堆積によりゲート電極を埋め込む工程とをこの順に含む半導体装置の製造方法において、前記シリコン基板の前記主面上に前記ポリシリコン膜を堆積した後、前記トレンチ内から前記シリコン基板の前記主面上に引き出され前記素子活性部の外周に延在する延長部であるゲート電極引出し部をマスクして、前記素子活性部内の前記シリコン基板の平坦部が露出し前記トレンチ内の前記ポリシリコン膜が前記平坦部より下になるまで前記ポリシリコン膜をエッチングする工程と、前記シリコン基板上にシリコン酸化膜を形成する工程と、前記素子活性部内の前記トレンチ間の前記シリコン基板面にソース領域を形成する工程と、前記シリコン基板の前記主面上に層間絶縁膜として、シリコン窒化膜、シリコン酸化膜系絶縁膜をこの順に、且つ前記シリコン窒化膜は前記トレンチ内の前記ポリシリコン膜上部の落ち込みに沿って凹部を形成し、前記シリコン酸化膜系絶縁膜は前記凹部を埋め込むように積層する工程と、化学的機械的研磨により前記シリコン酸化膜系絶縁膜を前記平坦部における前記シリコン窒化膜が露出するまで研磨し、その後前記トレンチ開口上部の前記シリコン窒化膜凹部に残る前記シリコン酸化膜系絶縁膜をマスクにして前記シリコン窒化膜をエッチングする工程と、前記シリコン窒化膜のエッチングにより露出した前記シリコン酸化膜をエッチングにて除去する工程を含む半導体装置の製造方法とすることにより達成される。
特許請求の範囲の請求項4記載の発明によれば、前記素子活性部全面に金属膜からなるソース電極を、前記ゲート電極引出し部に金属膜からなるゲート引出し電極を、前記シリコン基板の他方の主面側には金属膜からなるドレイン電極をそれぞれ形成することが好ましい。
特許請求の範囲の請求項5記載の発明によれば、前記シリコン酸化膜系絶縁膜がリフロー性の絶縁膜であることが好ましい。
図1に示すトレンチゲート型MOS半導体装置1は、n+型シリコン基板2の上に、n−型エピタキシャル層3を成長させ、pウェル領域4、n+型ソース領域5を含む半導体積層構造をこの順に形成させているシリコン基板からなる。前記半導体装置1には複数のトレンチ8がn+型ソース領域5側のシリコン基板表面から垂直に、pウェル領域4を貫通してn−型エピタキシャル層3に達する深さであって、図1(a)の点線に示すように、上面から見るとストライプ状の平行な平面パターンで形成されている。このトレンチ8の平面幅は約1μmで、深さは約2.8μmである。
次に、本発明にかかる半導体装置の製造方法について図2乃至図6に沿って具体的に説明する。図2はいわゆる層間絶縁膜のエッチバック方法により、ソース電極とトレンチ間のシリコン基板表面とのコンタクトを充分に確保できるように、基板表面のポリシリコン膜等をエッチバックにより除去した公知のプロセス段階を示す要部断面図である。
ついで、フォトリソグラフィ技術を用いて、pウェル領域4内の前記酸化膜表面にレジストマスクを設け、例えばRIE(Reactive Ion Etching)により、シリコン基板表面に達するまでドライエッチングし、できるだけ基板面に垂直にカットされたトレンチ8形成用の酸化膜マスクを形成する。その後、この酸化膜マスクを用いて、RIEによりn−型シリコンエピタキシャル層3に達するトレンチ8を形成する。トレンチ8内壁面およびその周囲の表面のRIEダメージをプラズマエッチングなどのCDE(Chemical Dry Etching)および犠牲酸化膜形成法により除去した後、トレンチ8の内壁面およびその周囲の表面にゲート絶縁膜9を形成する。ゲート絶縁膜9の形成後、不純物が高濃度にドープされたポリシリコンをCVD法によりトレンチ内が充分に埋まるまで堆積させてゲート電極10を形成する。
ついで、図3に示すように、シリコン基板表面上に新たにシリコン酸化膜11を形成し、図示しないレジストマスク(パターンは図1(a)のn+型ソース領域5)を用いて砒素等のn型不純物を1×1015cm−2のドーズ量でシリコン基板表面から垂直にイオン注入する。さらにこのイオン注入と異なるレジストパターン(パターンは図1(a)のp+型コンタクト領域6)をマスクとするボロンのイオン注入とを行ない、熱処理によりn+型ソース領域5およびp+型コンタクト領域をそれぞれ形成する。この結果、n+型ソース領域5はトレンチ8内におけるポリシリコン膜10の表面よりも少し下側にpn接合が形成される。ちなみに、図1乃至図6においてpウェル領域4のpn接合がトレンチ間でフラットになっていないのは、トレンチ8の形成後のゲート酸化膜形成時の熱処理の影響により、ゲート酸化膜に接する部分のpn接合が持ち上がるためである。
しかし、リフロー前の状態(図4)で、トレンチ8開口上部の酸化膜13の凹部の底が、ソース領域5の上にあるシリコン窒化膜12のフラットな表面位置よりも高くなるように酸化膜13を堆積できるならば、酸化膜13をリフロー性のない酸化膜、例えばPSGとしても、後述のCMPにより表面を研磨した後も、落ち込みによる凹部が顕れないので使用できる。これらBPSG、PSG等をシリコン酸化膜系絶縁膜と称する。
このCMP装置を図9の斜視図に示す。CMPによるシリコン基板100の研磨は、研磨基盤103上で研磨基盤103と共に回転する研磨パッド101に保持板102に取り付けたシリコン基板100を回転させながら所定の圧力で押し付け、その研磨パッド101とシリコン基板100との間に図示しない酸化膜用のメカノケミカル研磨剤(スラリー)を供給することによって行われる。前記研磨基盤103は円盤状に形成され、その下面中央には回転軸が連結され、図示しないモータにより回転する構成を有する。この研磨基盤103の上面には弾力性材料を主材料とする研磨パッド101が貼付されており、保持板102に保持されたシリコン基板100の被研磨面に凹凸があって、その凹凸表面に沿って研磨しようとする酸化膜が被着している場合でも、表面の凹凸を研磨パッドの弾性材料で吸収しながら、その表面の酸化膜を均一に研磨することができるようになっている。
ついで、素子活性部の外周をマスクして、素子活性部全面のシリコン窒化膜12をCDE等の等方性エッチングによりエッチングする。このときトレンチ8開口上部のシリコン窒化膜12の上には、凹部に残された酸化膜13がマスクとなって、シリコン窒化膜はエッチングされずに残る。この際のシリコン窒化膜12のエッチングは等方性エッチングにより、低部より上部がより開いた傾斜とすることがこのましいので、等方性エッチングが望ましい。その後、露出したシリコン窒化膜の下側のシリコン酸化膜11を除去することにより、n+型ソース領域5を露出させる。最後に、シリコン基板表面および裏面に金属電極をスパッタ蒸着し、エッチングにより表面側のソース電極14とゲート引出し電極14に分離して図示しないパッシベッション膜の形成およびパターニングを経ると、図1に表したトレンチゲート型MOS半導体装置ができる。
2 n+型シリコン基板
3a n−エピタキシャル層
4 p型ウェル領域
5 n+型ソース領域
6 p+コンタクト領域
7 フィールド絶縁膜
8 トレンチ
9 ゲート絶縁膜
10 ポリシリコン(ゲート)膜
11 シリコン酸化膜
12 シリコン窒化膜
13 酸化膜
14 ソース電極
15 ゲート引出し電極
16 ドレイン電極
17 素子活性部
18 フィールド酸化膜
19 ゲート電極引出し部。
Claims (5)
- トレンチゲート型MOS半導体構造を含む素子活性部と該素子活性部を取り巻く耐圧構造部を少なくとも備える半導体装置の製造方法において、トレンチが形成されたシリコン基板上にポリシリコン膜を堆積した後、前記トレンチ内の前記ポリシリコン膜が前記基板面より下になるまでエッチングする工程と、前記シリコン基板上にシリコン酸化膜を形成する工程と、前記トレンチ間の前記シリコン基板面にソース領域を形成する工程と、層間絶縁膜として、シリコン窒化膜、シリコン酸化膜系絶縁膜をこの順に、且つ前記シリコン窒化膜は前記トレンチ内の前記ポリシリコン膜上部の落ち込みに沿って凹部を形成し、前記シリコン酸化膜系絶縁膜は前記凹部を埋め込むように積層する工程と、化学的機械的研磨により前記シリコン酸化膜系絶縁膜を前記シリコン窒化膜が露出するまで研磨し、その後前記トレンチ開口上部の前記シリコン酸化膜系絶縁膜をマスクにして前記シリコン窒化膜をエッチングする工程と、前記シリコン窒化膜のエッチングにより露出した前記シリコン酸化膜をエッチングにて除去する工程を含むことを特徴とする半導体装置の製造方法。
- トレンチゲート型MOS半導体構造により制御され、第一導電型シリコン基板の厚さ方向に主電流の流れる素子活性部と該素子活性部を取り巻く耐圧構造部を少なくとも備える縦型半導体装置を形成するために、前記シリコン基板の一方の主面側に前記耐圧構造部を構成するフィールド酸化膜を形成する工程と、前記素子活性部内に逆耐圧を担う第二導電型のウェル領域を形成する工程と、前記トレンチゲート型MOS半導体構造を形成するために前記主面側から前記ウェル領域を貫通する深さのトレンチの形成と該トレンチ内にゲート酸化膜を介してポリシリコン膜の堆積によりゲート電極を埋め込む工程とをこの順に含む半導体装置の製造方法において、前記シリコン基板の前記主面上に前記ポリシリコン膜を堆積した後、前記トレンチ内から前記シリコン基板の前記主面上に引き出され前記素子活性部の外周に延在する延長部であるゲート電極引出し部をマスクして、前記素子活性部内の前記シリコン基板の平坦部が露出し前記トレンチ内の前記ポリシリコン膜が前記平坦部より下になるまで前記ポリシリコン膜をエッチングする工程と、前記シリコン基板上にシリコン酸化膜を形成する工程と、前記素子活性部内の前記トレンチ間の前記シリコン基板面にソース領域を形成する工程と、前記シリコン基板の前記主面上に層間絶縁膜として、シリコン窒化膜、シリコン酸化膜系絶縁膜をこの順に、且つ前記シリコン窒化膜は前記トレンチ内の前記ポリシリコン膜上部の落ち込みに沿って凹部を形成し、前記シリコン酸化膜系絶縁膜は前記凹部を埋め込むように積層する工程と、化学的機械的研磨により前記シリコン酸化膜系絶縁膜を前記平坦部における前記シリコン窒化膜が露出するまで研磨し、その後前記トレンチ開口上部の前記シリコン窒化膜凹部に残る前記シリコン酸化膜系絶縁膜をマスクにして前記シリコン窒化膜をエッチングする工程と、前記シリコン窒化膜のエッチングにより露出した前記シリコン酸化膜をエッチングにて除去する工程を含むことを特徴とする半導体装置の製造方法。
- 前記シリコン窒化膜のエッチングは、前記ゲート電極引出し部上部を除く前記素子活性部の外周をマスクし等方性エッチングにより前記シリコン窒化膜をエッチングすることで前記素子活性部ならびに前記ゲート電極引出し部上部の前記シリコン酸化膜を露出する工程であり、さらに前記シリコン酸化膜を除去する工程により前記ソース領域および前記ゲート電極引出し部を露出することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記素子活性部全面に金属膜からなるソース電極を、前記ゲート電極引出し部に金属膜からなるゲート引出し電極を、前記シリコン基板の他方の主面側には金属膜からなるドレイン電極をそれぞれ形成することを特徴とする請求項3記載の半導体装置の製造方法。
- 前記シリコン酸化膜系絶縁膜がリフロー性の絶縁膜であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362258A JP4892832B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362258A JP4892832B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173289A JP2006173289A (ja) | 2006-06-29 |
JP4892832B2 true JP4892832B2 (ja) | 2012-03-07 |
Family
ID=36673717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004362258A Expired - Fee Related JP4892832B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892832B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5135884B2 (ja) * | 2007-05-24 | 2013-02-06 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5774921B2 (ja) | 2011-06-28 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及び電子装置 |
JP6022774B2 (ja) | 2012-01-24 | 2016-11-09 | トヨタ自動車株式会社 | 半導体装置 |
JP6297783B2 (ja) * | 2013-03-08 | 2018-03-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6080883B2 (ja) * | 2015-03-11 | 2017-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP7070392B2 (ja) * | 2018-12-25 | 2022-05-18 | 株式会社デンソー | 半導体装置の製造方法 |
JP7381425B2 (ja) * | 2020-09-11 | 2023-11-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024193A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | トレンチゲート型半導体装置およびその製造方法 |
JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
US8629019B2 (en) * | 2002-09-24 | 2014-01-14 | Vishay-Siliconix | Method of forming self aligned contacts for a power MOSFET |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
-
2004
- 2004-12-15 JP JP2004362258A patent/JP4892832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006173289A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714574B2 (en) | Shielded trench devices | |
US9911840B2 (en) | Self aligned trench MOSFET with integrated diode | |
US8330200B2 (en) | Super-self-aligned trench-DMOS structure and method | |
US7772642B2 (en) | Power trench gate FET with active gate trenches that are contiguous with gate runner trench | |
TWI464883B (zh) | 形成具深溝式電荷補償區域之半導體裝置之方法 | |
JP4204389B2 (ja) | 高電圧縦型dmosトランジスタ及びその製造方法 | |
JP4892832B2 (ja) | 半導体装置の製造方法 | |
US11171231B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP4088031B2 (ja) | 半導体装置およびその製造方法 | |
CN213816159U (zh) | 一种功率半导体器件 | |
JP5625291B2 (ja) | 半導体装置およびその製造方法 | |
US20210320171A1 (en) | Superjunction semiconductor device and method of manufacturing superjunction semiconductor device | |
JP4031677B2 (ja) | 半導体装置の製造方法 | |
JP4894141B2 (ja) | 半導体装置の製造方法 | |
JP2021170625A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
TWI473270B (zh) | 半導體元件及其製造方法 | |
CN110676215A (zh) | 半导体器件及其制造方法 | |
US20230268421A1 (en) | Method for auto-aligned manufacturing of a trench-gate mos transistor, and shielded-gate mos transistor | |
JP2011187759A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4892832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |