CN104054179A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104054179A
CN104054179A CN201380006534.9A CN201380006534A CN104054179A CN 104054179 A CN104054179 A CN 104054179A CN 201380006534 A CN201380006534 A CN 201380006534A CN 104054179 A CN104054179 A CN 104054179A
Authority
CN
China
Prior art keywords
region
isolated area
district
diode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380006534.9A
Other languages
English (en)
Other versions
CN104054179B (zh
Inventor
木村圭佑
龟山悟
小山雅纪
青井佐智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104054179A publication Critical patent/CN104054179A/zh
Application granted granted Critical
Publication of CN104054179B publication Critical patent/CN104054179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置的半导体基板在从上方观看时，隔离区、IGBT区和二极管区都彼此相邻地形成。连接至主体区和阳极区的深区形成在隔离区中。在半导体基板内跨所述隔离区、所述IGBT区和所述二极管区延伸形成了漂移区。跨所述隔离区、所述IGBT区和所述二极管区延伸形成的集电极区，以及位于二极管区中的阴极区形成在暴露于半导体基板下表面上的区域中。集电极区与阴极区之间的边界位于二极管区中，处在切过隔离区与二极管区之间的边界、将所述隔离区与所述二极管区切分的剖面内。形成在隔离区中的集电极区具有比IGBT区中的集电极区更高浓度的掺杂杂质。

Description

半导体装置
技术领域
本发明涉及具有二极管和绝缘栅双极晶体管（IGBT）的半导体装置。
背景技术
具有二极管和IGBT的半导体装置是已知的。这样的半导体元件通常称为反向导通IGBT（Reverse Conducting IGBT, RC-IGBT）。图14是一个典型的RC-IGBT的剖面图。当RC-IGBT的IGBT导通时，产生骤回（snapback）现象。图15是展示当逐渐增大集电极与发射极之间的电压Vce（以下简称为“电压Vce”或“集电极-发射极电压Vce”）、同时对图14的RC-IGBT的栅极400应用大于或等于阈值电压的电压时（即，当栅是开启的时），集电极电流Ic的变化图。当电压Vce逐渐增大时，仅有少量电流Ic流过，如图15中的箭头500所示。这是因为从IGBT的发射极区410经主体区420（即通道）到漂移区430的电子流向二极管的阴极450，如图14中的箭头550所示。因此，施加到漂移区430与集电极区440之间的pn结442上的电压低于集电极-发射极电压Vce。因此，如图15所示，即便当电压Vce达到pn结的导通电压Vth，该pn也将无法导通。电压Vce增至比电压Vth更高的电压，如图15中的箭头500所示。当电压Vce增大至预定电压Vp时，在这一点上施加至pn结442上的电压达到导通电压Vth，pn结442导通。也就是说，空穴从集电极区440流入漂移区430中，电子流经集电极区440，如图14中的箭头560所示。当pn结442导通时，电压Vce突然降低，电流Ic突然增大，如图15中的箭头510所示。这种骤回导致损失的增加。
公布号为2007-288158 (JP 2007-288158 A)的日本专利申请描述了通过调节RC-IOBT中每个半导体层的参数，例如厚度、宽度、电阻率等，防止产生骤回现象的技术。然而，这些参数极大地影响了RC-IGBT的其他特征和制造条件等。因此，无法将这些参数设定为仅防止产生骤回现象。因此，本发明提供了抑制骤回现象的半导体器件装置。
发明内容
本发明的第一方面涉及一种半导体装置，其包括：半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面上；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区；p型集电极区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，n型阴极区，其位于所述二极管区，所述p型集电极区和所述n型阴极区形成在暴露于所述半导体基板的下表面上的区域中，其中，所述集电极区与所述阴极区之间的边界位于所述二极管区中，处在切过隔离区与二极管区之间的边界、将所述隔离区与所述二极管区切分的剖面内。
根据这一方面，骤回现象的产生可得以抑制。
本发明的第二方面涉及一种半导体装置，其包括：半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面中；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区；p型集电极区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，n型阴极区，其位于所述二极管区，所述p型集电极区和所述n型阴极区形成在暴露于所述半导体基板的下表面上的区域中，其中，所述发射极区和所述主体区在一个方向上交替重复地形成在所述IGBT区的半导体基板的上表面上；在暴露于所述IGBT区的半导体基板的上表面上的区域中，沿着与所述一个方向相交的、所述IGBT区与所述隔离区之间的边界，在与所述边界接触的区域中形成了所述发射极区。
根据这一方面，骤回现象的产生可得以抑制。
本发明的第三方面涉及一种半导体装置，其包括：半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面上；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区；n型阴极区形成在所述二极管区中，位于暴露在所述半导体基板的下表面上的区域中；p型第一集电极区形成在所述IGBT区中，位于暴露在所述半导体基板的下表面上的区域中；具有比所述第一集电极区更高的p型杂质浓度的第二集电极区形成在所述隔离区中，位于暴露在所述半导体基板的下表面上的区域中。
根据这一方面，骤回现象的产生可得以抑制。
附图说明
以下将结合附图，描述本发明的示范性实施例的特征、优点、以及技术和工业意义，图中相似的附图标记代表相似部件，其中：
图1为根据本发明第二示例性实施例的半导体装置的上表面和剖面图示；
图2为在图1的半导体装置的二极管区的XZ剖面上发射极区在Y轴方向上突起的图示；
图3为根据本发明第三示例性实施例的半导体装置的上表面和剖面图示；
图4为在图3的半导体装置的二极管区的XZ剖面上发射极区在Y轴方向上突起的图示；
图5为根据本发明第四示例性实施例的半导体装置的上表面和剖面图示；
图6为在图5的半导体装置的二极管区的XZ剖面上发射极区在Y轴方向上突起的图示；
图7为根据本发明第一示例性实施例的RC-IGBT的平面图；
图8为图7中的RC-IGBT在区域158的上表面和剖面图示；
图9为沿XZ剖面（即，沿图10中的线IX-IX截取的剖视图）的图8中的RC-IGBT的IGBT区（不包括栅极的位置）和隔离区的剖视图；
图10为沿YZ剖面（即，沿图9和图11中的线X-X截取的剖视图）的图8中的RC-IGBT的IGBT区和二极管区的剖视图；
图11为沿XZ剖面（即，沿图10中的线XI-XI截取的剖视图）的图8中的RC-IGBT的二极管区和隔离区的剖视图；
图12为展示图8中的RC-IGBT在从Z方向观看时的区域设置的图示；
图13为根据一个变形例的RC-IGBT的纵向剖视图；
图14为根据现有技术的RC-IGBT的纵向剖视图；
图15为阐释根据现有技术的RC-IGBT的骤回现象的图表；
图16为与图2相对应的、发明人过去构思的半导体装置的剖视图。
具体实施方式
如图7所示，根据本发明第一实施例的RC-IGBT100包括半导体基板102，以及形成在半导体基板102的上表面和下表面上的电极和绝缘膜等。以下，半导体基板102的厚度方向将称为方向Z（Z方向），沿着半导体基板102上表面的一个方向将被称为方向X（X方向），而与X方向和Z方向正交的方向将被称为方向Y（Y方向）。如图7所示，上部电极140和焊盘190形成在半导体基板102的上表面上。IGBT和二极管形成在半导体基板102上，位于上部电极140的下方。在上部电极140下方的半导体基板102上，图7中阴影所示的区域是IGBT区150，在此处形成有IGBT。同样在上部电极140下方的半导体基板102上，图7中无阴影的区域（即，虚线围绕的区域）是二极管区153，在此处形成有二极管。如图所示，多个IGBT区150和多个二极管区152在上部电极140下方交替排布在Y轴方向上。并且，沿着形成有一组IGBT区150和二极管区152的区域的整个边缘，形成有隔离区154。即，IGBT区150、二极管区152和隔离区154都是彼此毗邻的。IGBT区150、二极管区152和隔离区154的结构在所有位置处都是大致相同的，因此以下将描述图7中的区域158的结构。同样，在本说明书中，复数设置的区域等以单数形式进行描述，以简化说明。
（IGBT区150的结构）图8是区域158中的RC-IGBT100的透视图。在图8中，除栅极118、栅极绝缘膜119、沟槽电极124和绝缘膜126外，省略了RC-IGBT 100的电极和绝缘膜。如图8所示，栅极118、栅极绝缘膜119、发射极区110、主体区112、漂移区114和集电区116a形成在IGBT区150中。
如图8所示，发射极区110和主体区112形成在半导体基板102上表面上暴露着的区域中。发射极区110和主体区112沿着Y轴形成在在半导体基板102的上表面上暴露着的区域中。发射极区110和主体区112在Y方向上交替重复地形成在在半导体基板102的上表面上暴露着的区域中。发射极区110在IGBT区150中最接近隔离区域154侧形成。发射极区110是n型区域，其含有高浓度的n型杂质，并且欧姆地连接至上部电极140。如图8到10所示，发射极区110形成在半导体基板102的上表面侧上极浅的区域中。主体区112是p型区域，其欧姆地连接至上部电极140。主体区112形成所在的位置比发射极区110要深，且所述主体区112覆盖所述发射极区110的下表面110。
漂移区114包括低浓度的漂移区114a和高浓度的漂移区114b。低浓度漂移区114a是包含低浓度的n型杂质的n型区域。低浓度漂移区114a形成在主体区112的下侧。低浓度漂移区114a由主体区112与发射极区110隔开。高浓度漂移区114b是含有高浓度的n型杂质的n型区域。高浓度漂移区114b形成在低浓度漂移区114a的下侧。
集电极区116是含有高浓度的的p型杂质的p型区域。集电极区116A形成在高浓度漂移区114b的下侧。下部电极142形成在半导体基板102的下表面的几乎整个区域上（见图9）。集电极区116a欧姆连接至下部电极142。
栅极118和栅极绝缘膜119布置在半导体基板102上表面的IGBT区150中形成的多个沟槽中。这些沟槽沿X方向形成，并在Y方向上等间隔地排列。所述沟槽穿过发射极区110和主体区112，并到达低浓度漂移区114a。栅极绝缘膜119覆盖在沟槽的内表面上。栅极118布置在沟槽内。因此，栅极118通过栅极绝缘膜119与发射极区110和主体区112相对。栅极118的上表面被层间绝缘膜119a所覆盖（参见图10）。通过此层间绝缘膜119a，栅极118与上部电极140绝缘。栅极118连接有线路（未示出），因此能够控制栅极118的电位。
（二极管区152的结构）
如图8、10和11所示，阳极区120、漂移区114、阴极区122、沟槽电极124和绝缘膜126形成在二极管区152中。
阳极区120是含有高浓度的p型杂质的p型区。阳极区120形成在暴力于半导体基体102上表面上的区域中。阳极区120形成的深度与主体区112下端的深度大致相同。阳极区120欧姆连接至上部电极140。
上述的低浓度漂移区114a形成在阳极区120的下侧。上述的高浓度漂移区114b形成在低浓度漂移区114a的下侧。
阴极区122和高浓度集电极区116b形成在暴露于半导体基板102的下表面上的区域中，位于高浓度漂移区114b的下侧。高浓度集电极区116b形成在二极管区152中距离隔离区154与二极管区152之间的边界160以距离L的一个宽度区域中。阴极区122形成在二极管区152中未形成有高浓度的集电区116b的区域中。阴极区122是含有高浓度的n型杂质的n型区，其欧姆地连接至下部电极142。高浓度集电极区116b为包含比集电极区116p更高浓度的p型杂质的p型区域，其也欧姆地连接至下部电极142。
沟槽电极124和绝缘膜126分布在二极管区152中的半导体基板102上表面上形成的多个沟槽中。沟槽沿X方向形成，并在Y方向上等间隔地分布。沟槽穿过阳极区120，到达低浓度漂移区114a。绝缘膜126覆盖了沟槽的内表面。沟槽电极124分布在沟槽内。沟槽电极124的上表面被层间绝缘膜126a所覆盖。沟槽电极124通过此层间绝缘膜与上部电极140绝缘。沟槽电极124设计为优化二极管区152的电位分布。沟槽电极124可被配置为使得其电位是可控的，或者该电位是可浮动的。
（隔离区154的结构）
如图8、9、和11所示，耐电压保持区130、漂移区114 和绝缘膜126形成在隔离区154中。
耐电压保持区130是连接至主体区112和阳极区120的p型区域。耐电压保持区130从半导体基板102的上表面延伸至比主体区112和阳极区120深的位置。即，在图9的剖视图中，p型区域突然延伸以低于主体区112的下端位置所在之处便是耐电压保持区130与主体区112之间的边界162，也是隔离区154和IGBT区150之间的边界。更具体地，耐电压保持区130延伸至比栅极118更深的位置。因此，从半导体基板102的上表面延伸至比栅极118更深的位置处的p型区域也可以定义为电压-电阻保区130。
如图8、9和11所示，上述的低浓度漂移区114a形成在耐电压保持区130的下侧。低浓度漂移区114a比耐电压保持区130朝外侧（即，末端149侧）延伸得更远，且所述低浓度漂移区114a暴露在靠近末端149的半导体基板102的上表面上。隔离区154的上表面被绝缘膜148覆盖。上述的高浓度漂移区114b形成在低浓度漂移区114a的下侧。即，漂移区114延伸跨过IGBT区150、二极管区152和隔离区154。
上述高浓度集电极区116b形成在高浓度漂移区114b的下侧上。高浓度集电极区116b形成在暴露于隔离区154中的半导体基板102的下表面上的整个区域上。并且，高浓度集电极区116b形成为其一部分跨越隔离区154与二极管区152之间的边界160，并延伸进所述二极管区152（参见图12）。因此，如上所述，高浓度集电极区116b部分地形成在二极管区152中。即，高浓度集电极区116b与阴极区122之间的边界164从隔离区154与二极管区152之间的边界160朝二极管区152侧移过了距离L。
图12是展示IGBT区150、二极管区152、隔离区154、集电极区116a、阴极区122和高浓度集电极区116b之间的位置关系的图示。在图12中，实线表示IGBT区150、二极管区152和隔离区154之间的边界。并且，阴影线表示集电极区116a、阴极区122和高浓度集电极区116b。高浓度集电极区116b与阴极区122之间的边界164在距离隔离区154与二极管区152之间的边界160为距离L的位置处沿着边界160延伸进二极管区152。并且，当集电极区116a和高浓度集电极区116b被认为是单个集电极区时，该集电极区延伸跨过IGBT区150、二极管区152和隔离区154。
（RC-IGDT 100的操作）
当等于或大于阈值的电压被施加到栅极118上时，在主体区112中接触栅极绝缘膜119的区域形成了通道。即，栅导通。在这种状态下，下部电极142的电势可相对于上部电极140而言逐步增大。即，集电极-发射极电压Vce可逐渐增大。当施加电压Vce时，电子从发射极区110穿过通道进入漂移区114，如图10中的箭头170所示。当电压Vce低时，集电极区116a与漂移区114之间的pn结将不会导通。在这种状态下，电子从漂移区114流入阴极区122，如箭头170所示。在如图11所示的剖面中，如箭头172所示，电子从在Y方向上与阳极区120相邻的发射极区110朝阴极区122流动。在此，利用RC-IGBT100，在隔离区154与二极管区152之间的边界160、以及高浓度集电极区116b与阴极区122之间的边界164之间，设置了距离L。即，隔离区154与阴极区122隔开，因此隔离区154中的漂移区114的电势容易地增大了。因此，施加到漂移区114与隔离区154中的高浓度集电极区116b之间的pn结146的电压容易地增大了。并且，利用RC-IGBT 100，发射极区110形成为接触耐电压保持区130，因此发射极区110是靠近隔离区154的。因此，来自发射极区110的电子容易地流入隔离区154内，如图11中的箭头174所示。从这可知，施加到隔离区154中的pn结146的电压也容易地增大了。并且，隔离区154中的高浓度集电极区116b的p型杂质浓度高。相应地，隔离区154中的pn结146的导通电压低。因此，通过稍微增大电压Vce，便可使隔离区154中的pn结（例如，图11中靠近末端149的区域178中的pn结146）导通。一旦pn结146导通，则包括高浓度集电极区116b和集电极区116a的整个区域与漂移区114之间的整个pn结都导通了。于是，如图10中的箭头180所示，电子流经集电极区116a，因此电流迅速增大。即，IGBT导通了。以这种方式，利用RC-1GBT 100，所述IGBT导通了，通过简单地稍微增大电压，使得骤回现象得到抑制。因此，能使IGBT中的损失最小。
因此，在该第一示例性实施例中，高浓度集电极区116b主要形成在隔离区154中，而具有相对低的p型杂质浓度的集电极区116a主要形成在IGBT区150中。因此，当IGBT接通时，IGBT区150中的漂移区114中的空穴浓度将不会变得非常高。相应地，IGBT的短路容量得以确保。
并且，根据上述结构，仅利用隔离区154中或隔离区154附近的结构，便能够抑制骤回现象。即，能够抑制骤回现象而不明显影响二极管和IGBT的特性。并且，由于这种方式对二极管和IGBT的特性几乎没有影响，因此该结构的设计是容易的。因此，能容易作出设计变化等。
图1是根据本发明第二示例性实施例的半导体装置的图示。在图1中，发射极区10、主体区12、漂移区14、集电区16和栅极18都形成在IGBT区中。并且，阳极区20、漂移区14和阴极区22都形成在二极管区中。深区30、漂移区14和集电极区16形成在隔离区中。图2为沿图1中的XZ平面截取的剖面上（即，二极管区的剖面）发射极区在Y轴方向上突起的图示。图16为与图2相对应的、发明人在构思处本发明技术之前所构思的半导体装置的剖视图。为进行说明，图16中的部分将采用与图2中相同的附图标记来标示。利用图2中的半导体装置，集电极区16从隔离区伸进二极管区中（即，集电极区16与阴极区22之间的边界62位于二极管区中）。与此相反，在图16所示的半导体器件中，阴极区22形成在整个二极管区上（即，集电极区16与阴极区22之间的边界62和隔离区与二极管区之间的边界60是对齐的）。图2中所示的半导体装置的其他结构与图16中所示的半导体装置是一样的。
在图2和图16中的半导体装置中，当集电极-发射极电压Vce增大同时栅极是导通的时，电子从发射极区10流向附近的阴极区22，如图2和16中的箭头50所示。此时，距离阴极区22越远则施加到集电极区16与漂移区14之间边界的pn结19上的电压越高。因此，如图2和16所示，施加到pn结上的电压在隔离区中靠近区域54处更高。如果电压Vce随后增大，则施加到靠近区域54的pn结19上的电压将首先达到导通电压，而空穴将从靠近区域54的集电区区16流入漂移区14。一旦空穴流入漂移区14，则包括IGBT区内部的整个pn结19将导通，大量电流流入IGBT区。如上所述，利用图2的半导体装置，集电极区16与阴极区22之间的边界包括在二极管区中。即，边界62从边界60朝向二极管区侧移过了距离L。因此，在图2所示的半导体装置中，区域54偏离阴极区22以距离L，比其在图16所示的半导体装置中偏离得要远。于是，在图2所示的半导体装置中，施加到区域54的pn结19的电压容易地增大了，因此pn结19将容易地导通。因此，在图1和2的半导体装置中，骤回现象得到抑制。图1和图2中的半导体装置的pn结19容易地导通的现象也可以以下文中的方式进行描述。通过比较图2和图16中的箭头50可明显看出，在图2的半导体装置中，当电压Vce低时，从发射极区10流至阴极区22的电流小。因此，在这一操作中，如图2和图16中的箭头52所示，利用图2中的半导体装置，流向区域54的电子的数量更多。因此，利用图2中的半导体装置，施加到区域54的pn结19上的电压容易地增大了。pn结19容易地导通，因此抑制了骤回现象。
图3和图4是根据本发明第三示例性实施例的、对应于图1和图2的半导体器件的图示。在图3和图4中，使用相同的附图标记表示与图1和图2中的部分相对应的部分。利用图3和图4中的半导体装置，发射极区10和主体区12重复地交替形成在X方向上，位于IGBT区域中的半导体基板的上表面上。并且，发射极区10沿着与X方向相交的、IGBT区与隔离区之间的边界66形成在与该边界66接触的区域中。并且，利用图3和图4中的半导体装置，未设置图1和图2中的距离L（然而，距离L可设置在根据第三半导体装置的修正例的半导体装置中）。
在图3和4的半导体装置中，当集电极-发射极电压Vce增大同时栅极是导通的时，电子从发射极区10流向附近的阴极区22，如图4中的箭头50所示。同时，电子流向隔离区中的pn结19，如图4中的箭头52所示。通过比较图4和图16明显可见，在图4中的半导体装置中，发射极区10比在图16所示的半导体装置中更靠近隔离区，因此在图4所示的半导体器件，电子更容易地从发射极区10中流出，如箭头52所示。因此，在隔离区中，施加到pn结上的电压更容易增大，于是pn结19更容易导通。因此，在图3和图4的半导体装置中，骤回现象能够得以抑制。
图5和图6是根据本发明第四示例性实施例的、对应于图1和图2的半导体装置的图示。在图5和图6中，使用相同的附图标记表示与图1和图2中的部分相对应的部分。与图1和图2的半导体装置不同的是，利用图5和图6的半导体装置中，隔离区中的集电极区16b（第二集电极区）具有比IGBT区中的集电极区16a（第一集电极区）更高的p型杂质浓度。并且，利用图5和图6中的半导体装置，未设置图1和图2中的距离L（然而，距离L可设置在根据第四半导体装置的修正例的半导体装置中）。
在图5和图6的半导体装置中，当集电极-发射极电压Vce增大同时栅极是导通的时，隔离区中的pn结19首先导通。此时，隔离区中的集电极区16的p型杂质浓度较高，于是隔离区中的pn结19的导通电压（即，要使隔离区中的pn结19导通所需的最小电压）比图16中的半导体装置中的要低。因此，利用图5和图6的半导体装置，隔离区中的pn结19容易导通。因此，利用图5和图6中的半导体装置，骤回现象能够得以抑制。如果IGBT区中的第一集电极区16a的p型杂质浓度变得过高，则IGBT区中的空穴数量将变得过大，而IGBT的短路容量将降低。可通过减小IGBT区中的集电极区16a的p型杂质浓度，使其低于集电极区16b中的p型杂质浓度，来避免产生这一问题。然而，集电极区16a无需一定要形成在IGBT区的整个区域中。即，集电极区16b也可部分地形成在IGBT区中。
如上所示，利用根据第三和第四示例性实施例的半导体装置，隔离区中的漂移区与集电极区之间的pn结更容易地导通。于是，骤回现象能够得以抑制。
如上所示，利用根据说明书中描述的第一到第四示例性实施例的所有半导体装置，隔离区中的漂移区与集电极区之间的pn结更容易地导通的这一事实成为一个技术特征。根据上述第二到第四示例性实施例的半导体装置的机构，能独立地获得有利效果，但这些结构也可以组合使用。
在第一示例性实施例的变形例中，高浓度集电极区116b可仅形成在隔离区154中，集电极区116a可形成在IGBT区150的整个区域上。所以，只要高浓度集电极区116b形成在隔离区154中的至少一部分中，则其无需一定形成在隔离区154的整个区域中。因此，集电极区116b的p型杂质浓度是可改变。例如，该结构可以是距离二极管区152越远则隔离区154中的集电极区116b的p型杂质浓度越高。
并且，在上述示例性实施例中，描述了面对末端149的部分的结构。然而，类似的结构也可以用在图7的两个有源区之间的隔离区154a中。并且，在上述的示例性实施例中，耐电压保持区130部分地形成在所述隔离区154中，但电压电阻护区130也可以形成在隔离区154在剖面方向上（即，X方向和Y方向）的整个隔离区154上。
此外，发射极区110与耐电压保持区130相接触的一种结构也可以用在全部IGBT区150中，或者仅用在一部分（一个或一些）IGBT区150中。例如，这一结构可用在图7的IGBT区150a中，而不用在IGBT区150b中。此外，这一结构也可以仅用在隔离区154面向末端149的一侧上，而不用在有源区之间的隔离区154a侧。反之亦然。
此外，可以仅有一部分（一个或一些）二极管区1523采用边界164位于二极管区152中的结构。并且，这一结构可以仅用在一个二极管区152的一部分中。例如，这一结构可以仅用在隔离区154面向末端149的一侧，而不用在有源区之间的隔离区154a一侧。反之亦然。
另外，在上述示例性实施例中，有三个上部电极140，但该数目是可以改变的。并且，每个上部电极140的尺寸也是可以改变的。
因此，在上述的示例性实施例中，形成了单个层的主体区112。然而，在另一示例实施例中，主体区分离成上部主体区112a和下部主体区域112c，如图13所示。利用图13中的结构，上部主体区112a和下部主体区112c实质上用作为单个主体区。
此外，在上述示例性实施例中，IGBT具有沟槽型电极，但IGBT也可以具有平面型栅极。
尽管参照示例性实施例描述了本发明，然而应当理解，本发明并不限于所描述的实施例或构造。相反，本发明旨在覆盖各种变形例和等同设置。此外，尽管所述示例性实施例的各种元件是以各种组合和配置的形式展示的，但其他组合和配置，包括更多、更少或仅有单个元件，也都在本发明的范围内。

Claims (3)

1.一种半导体装置，包括：
半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面上；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区；p型集电极区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，n型阴极区，其位于所述二极管区，所述p型集电极区和所述n型阴极区形成在暴露于所述半导体基板的下表面上的区域中，其中，
所述集电极区与所述阴极区之间的边界位于所述二极管区中，处在切过隔离区与二极管区之间的边界、将所述隔离区与所述二极管区切分的剖面内。
2.一种半导体装置，包括：
半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面中；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区；p型集电极区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，n型阴极区，其位于所述二极管区，所述p型集电极区和所述n型阴极区形成在暴露于所述半导体基板的下表面上的区域中，其中，
所述发射极区和所述主体区在一个方向上交替重复地形成在所述IGBT区的半导体基板的上表面上；在暴露于所述IGBT区的半导体基板的上表面上的区域中，沿着与所述一个方向相交的、所述IGBT区与所述隔离区之间的边界，在与所述边界接触的区域中形成了所述发射极区。
3.一种半导体装置，包括：
半导体基板，所述半导体基板包括隔离区、IGBT区和二极管区，所述IGBT区与所述隔离区接触，所述二极管区与所述隔离区和所述IGBT区接触，所述隔离区、所述IGBT区和所述二极管区形成在所述半导体基板的上表面上；n型发射极区，以及延伸至所述发射极区下方的p型主体区，所述n型发射极区和所述p型主体区形成在所述IGBT区中；形成在所述二极管区中的p型阳极区；p型深区，其连接至所述主体区和所述阳极区，并延伸得比所述主体区和所述阳极区都低，所述p型深区形成在所述隔离区中；n型漂移区，其跨所述隔离区、所述IGBT区和所述二极管区延伸，在所述IGBT区中，所述n型漂移区的位置低于所述主体区、且所述n型漂移区与所述发射极区之间通过主体区间隔开，所述n型漂移区的位置低于所述二极管区中的阳极区，所述n型漂移区的位置还低于所述隔离区中的所述深区，且所述n型漂移区形成在所述半导体基板的内部；栅极，其通过绝缘膜在所述发射极区与所述漂移区之间的间隔区域中抵对着所述主体区，且所述栅极形成在所述IGBT区； 
n型阴极区形成在所述二极管区中，位于暴露在所述半导体基板的下表面上的区域中；p型第一集电极区形成在所述IGBT区中，位于暴露在所述半导体基板的下表面上的区域中；具有比所述第一集电极区更高的p型杂质浓度的第二集电极区形成在所述隔离区中，位于暴露在所述半导体基板的下表面上的区域中。
CN201380006534.9A 2012-01-24 2013-01-23 半导体装置 Active CN104054179B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012011935A JP6022774B2 (ja) 2012-01-24 2012-01-24 半導体装置
JP2012-011935 2012-01-24
PCT/IB2013/000072 WO2013110994A1 (en) 2012-01-24 2013-01-23 Semiconductor device

Publications (2)

Publication Number Publication Date
CN104054179A true CN104054179A (zh) 2014-09-17
CN104054179B CN104054179B (zh) 2017-07-18

Family

ID=47747708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380006534.9A Active CN104054179B (zh) 2012-01-24 2013-01-23 半导体装置

Country Status (5)

Country Link
US (1) US9153575B2 (zh)
JP (1) JP6022774B2 (zh)
CN (1) CN104054179B (zh)
DE (1) DE112013000677B4 (zh)
WO (1) WO2013110994A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783849A (zh) * 2015-11-19 2017-05-31 丰田自动车株式会社 半导体器件
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN111697067A (zh) * 2019-03-15 2020-09-22 上海新微技术研发中心有限公司 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222702B2 (ja) * 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6641983B2 (ja) 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
CN107958906B (zh) 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP2019012725A (ja) * 2017-06-29 2019-01-24 株式会社東芝 半導体装置
JP6736531B2 (ja) 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6519641B2 (ja) * 2017-12-13 2019-05-29 三菱電機株式会社 半導体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
DE112019000096T5 (de) 2018-03-15 2020-08-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
CN112470288A (zh) 2019-02-27 2021-03-09 富士电机株式会社 半导体装置
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173289A (ja) * 2004-12-15 2006-06-29 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
CN101322248B (zh) * 2006-03-22 2010-09-29 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法
CN101887913A (zh) * 2010-06-04 2010-11-17 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
WO2012001967A1 (ja) * 2010-07-01 2012-01-05 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2009176772A (ja) 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173289A (ja) * 2004-12-15 2006-06-29 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
CN101322248B (zh) * 2006-03-22 2010-09-29 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法
CN101887913A (zh) * 2010-06-04 2010-11-17 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
WO2012001967A1 (ja) * 2010-07-01 2012-01-05 株式会社デンソー 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783849A (zh) * 2015-11-19 2017-05-31 丰田自动车株式会社 半导体器件
CN106783849B (zh) * 2015-11-19 2019-07-02 丰田自动车株式会社 半导体器件
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN110416293B (zh) * 2018-04-26 2023-06-09 三菱电机株式会社 半导体装置
CN111697067A (zh) * 2019-03-15 2020-09-22 上海新微技术研发中心有限公司 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
CN111697067B (zh) * 2019-03-15 2023-11-24 上海睿驱微电子科技有限公司 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法

Also Published As

Publication number Publication date
JP6022774B2 (ja) 2016-11-09
CN104054179B (zh) 2017-07-18
WO2013110994A1 (en) 2013-08-01
US20140361333A1 (en) 2014-12-11
US9153575B2 (en) 2015-10-06
JP2013152996A (ja) 2013-08-08
DE112013000677B4 (de) 2020-01-30
DE112013000677T5 (de) 2014-10-23

Similar Documents

Publication Publication Date Title
CN104054179A (zh) 半导体装置
KR101840967B1 (ko) 반도체 장치
JP5924420B2 (ja) 半導体装置
JP6226786B2 (ja) 半導体装置およびその製造方法
US9318590B2 (en) IGBT using trench gate electrode
JP5922886B2 (ja) ダイオードおよび半導体装置
WO2013179648A1 (ja) 半導体装置
US20130248882A1 (en) Semiconductor device
US9312372B2 (en) Semiconductor device
CN103348478A (zh) 碳化硅半导体器件及其制造方法
US20150115316A1 (en) Semiconductor device
WO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
TWI565059B (zh) Semiconductor device
CN108292680B (zh) 碳化硅半导体装置
WO2014125584A1 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
CN103681668A (zh) 半导体装置
US9257501B2 (en) Semiconductor device
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2007317683A (ja) 半導体装置
JP7484093B2 (ja) 半導体装置
JP2012182391A (ja) 半導体装置
CN111344867A (zh) 半导体装置
KR101420528B1 (ko) 전력 반도체 소자
CN103426909B (zh) 包括第一和第二半导体材料的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant