DE10353269B3 - Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle - Google Patents

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10) in einem Substrat (1), der über einen vergrabenen Kontakt einseitig mit dem Substrat (1) elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt angeschlossenen planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektrikum (30), dem Isolationskragen (10) und einer elektrisch leitenden Füllung (20, 40), wobei die Oberseite der elektrisch leitenden Füllung (20, 40) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist und allseitig mit dem Substrat (1) elektrisch verbunden ist; Vorsehen eines Siliziumoxidliners (50) auf der Hartmaske (2, 3) und im Graben (5) oberhalb der leitenden Füllung (20, 40); Bilden einer Liner-Maske aus einem Teilbereich des Siliziumoxidliners (50) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS) des vergrabenen Kontakts; und selektives Entfernen eines dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20, 40) unter Verwendung der Liner-Maske.

Description

• Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle.
• Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
• Ein Verfahren zu Herstellung einseitiger Buried-Straps in Deep-Trench-Strukturen ist aus der deutschen Offenlegungsschrift DE 101 31 709 A1 bekannt. Dabei wird mittels eines PVD-Verfahrens ein Maskierungsmaterial unter einem Winkel schräg in einer Vertiefung abgeschieden, wodurch auf dem Buried-Strap einseitig im Bodenbereich der Vertiefung ein Maskierungskeil erzeugt wird, und das der Maskierungskeil als Maske bei einem nachfolgenden anisotropen, selektiv zum Maskierungskeil durchgeführten Ätzschritt zum einseitigen Entfernen des Buried-Straps dient. Dabei kommt ein Siliziumoxidliner zum Einsatz.
• Aus der Offenlegungsschrift DE 101 15 912 A1 ist ein Verfahren zur Herstellung einer Halbleiteranordnung mittels eines lithographischen Verfahrens einer dünnen Maskenschicht, insbesondere eines Nitrid-Liners, auf einer Seite einer Vertiefung in einer Halbleiteranordnung bekannt. Dabei wird ein Ionenstrahl unter einem Winkel schräg auf eine Vertiefung gerichtet (Graben bzw. Trench), wodurch in den bestrahlten Bereichen die dünne Maskenschicht entfernt wird.
• Aus der DE 102 55 846 A1 ist ferner ein Verfahren zur Herstellung für einen Grabenkondensator bekannt, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle.
• 1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor.
• In 1 bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat 1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen 20a, 20b erste Kondensatorelektroden bilden. Die leitenden Füllungen 20a, 20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum 30a, 30b gegenüber dem Halbleitersubstrat 1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggf. in Form einer nicht gezeigten Buried Plate).
• Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen 10a, 10b vorgesehen, oberhalb derer vergrabene Kontakte 15a, 15b angebracht sind, die mit den leitenden Füllungen 20a, 20b und dem angrenzenden Halbleitersubstrat 1 in elektrischem Kontakt stehen. Die vergrabenen
• Kontakte 15a, 15b sind nur einseitig an das Halbleitersubstrat 1 angeschlossen (vgl. 2a, 2b). Isolationsgebiete 16a, 16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten 15a, 15b bzw. isolieren die vergrabenen Kontakte 15a, 15b zur Oberseite der Gräben G1, G2 hin.
• Dies ermöglicht eine sehr hohe Packungsdichte der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt 15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung.
• Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WL1 bestehend aus Gate-Stapel GS1 und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.
• Ersichtlich aus 1 ist die Tatsache, dass diese Art des einseitigen Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahl transistoren ermöglicht. Dadurch kann die Länge einer Speicherzelle lediglich 4 F und die Breite lediglich 2 F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl. 2a, 2b).
• 2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten Anordnungsmöglichkeit.
• Bezugszeichen DT in 2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in 2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F² beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete 15a, 15b bzw. 16a, 16b in 1).
• 2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer zweiten Anordnungsmöglichkeit.
• Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlussgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von 2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüberliegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend.
• 4A, 4B sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines exemplarischen Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik.
• In 4A bezeichnet Bezugszeichen 5 einen Graben, der im Silizium-Halbleitersubstrat 1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats 1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht 2 und einer Pad-Nitrid-Schicht 3. Im unteren und mittleren Bereich des Grabens 5 ist ein Dielektrikum 30 vorgesehen, das eine elektrisch leitende Füllung 20 gegenüber dem umgebenden Halbleitersubstrat 1 isoliert.
• Im oberen und mittleren Bereich des Grabens 5 ist ein umlaufender Isolationskragen 10 vorgesehen, der genauso weit wie die leitende Füllung 20 in den Graben 5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen 10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar.
• Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung 40 aus Polysilizium vorgesehen. Die leitende Füllung 40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden.
• Um also diesen einseitigen Anschluss des Bereichs 40 an das Halbleitersubstrat 1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt. Es werden zunächst ein Siliziumnitridliner 500 und darüber ein Liner aus amorphem undotierten Silizium abgeschieden.
• Anschließend erfolgten eine oder mehrere schräge Implantationen I1 unter einem vorbestimmten Winkel, beispielsweise 0°, ±60°, wobei BF2 in den Bereich in 4a gezeigten Bereich des Liners 55' mit Ausnahme eines abgeschatteten Bereichs implantiert wird. Damit verändern sich die Ätzeigenschaften des Bor-dotierten Bereichs 55' des Liners, was man sich zunutze macht, indem selektiv der abgeschattete Bereich durch ein entsprechendes Nassätzverfahren entfernt wird, um danach den darunterliegenden Siliziumnitridliner 50 freizulegen.
• Mit Bezug auf 4B wird unter Verwendung des implantierten Bereichs 55' vom Siliziumliner ein Teil des Siliziumnitridliners 50 von der Oberfläche des leitenden Bereichs 40 und von der Seitenwand des Grabens 5 bzw. der Hartmaske 2, 3 entfernt, um den Bereich des Polysiliziums 40 zu definieren, der zur Bildung des späteren Isolationsbereichs entfernt werden muss.
• Als nachteilhaft bei der unter Bezugnahme auf 4A, 4B beschriebenen Bildung der Linermaske, hat sich die Tatsache herausgestellt, dass die Padnitridschicht 3 der Hartmaske 2, 3 beim Entfernen des Siliziumnitridliners 500 in Richtung des Pfeils R zurückgezogen wird. Dies führt bei späteren Verfahrensschritten zu einer Erodierung der darunterliegenden Kante an der Oberfläche OS des Halbleitersubstrats 1, was sich wiederum nachteilig bei der späteren Bildung von kritischen Bitleitungskontakten auswirkt, da die Landefläche verkleinert ist.
• Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sichereres Herstellungsverfahren für einen derartigen einseitig angeschlossenen Grabenkondensator anzugeben.
• Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
• Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass es eine genaue Definition des Anschlussgebietes bzw. des komplementären Isolationsgebietes beim jeweiligen vergrabenen Kontakt des Grabenkondensators ermöglicht.
• Die der Erfindung zugrundeliegende Idee liegt in der Herstellung einer Liner-Maske aus einem Oxidliner über der offenen Grabenstruktur, wobei zum Bilden der Liner-Maske folgende Schritte durchgeführt werden:
  Vorsehen eines oberen Liner aus undotiertem Polysilizium oder amorphem Silizium auf dem Siliziumoxidliner;
  Durchführen einer schrägen Implantation von Fremdionen in den Graben und auf die Hartmaske zum Verändern der Eigenschaften eines Teilbereichs des oberen Liners, wobei der komplementäre Teilbereich des oberen Liners abgeschattet bleibt;
  Entfernen des komplementären Teilbereichs durch selektives Ätzen; und
  Entfernen des unter dem entfernten komplementären Teilbereich liegenden Bereichs des Siliziumoxidliners.
• In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
• Gemäss einer weiteren bevorzugten Weiterbildung erfolgt ein Entfernen des implantierten Teilbereichs des Liners vor dem selektiven Entfernen des dem Isolationsbereich entsprechenden Teils der Füllung.
• Gemäss einer weiteren bevorzugten Weiterbildung bringt die Implantation Borionen oder borhaltige in den Teilbereich ein.
• Gemäss einer weiteren bevorzugten Weiterbildung wird nach dem Entfernen des dem Isolationsbereich entsprechenden Teils der Füllung dieser Teil mit einer isolierenden Füllung aufgefüllt, um den Isolationsbereich fertigzustellen.
• Gemäss einer weiteren bevorzugten Weiterbildung wird die elektrisch leitende Füllung aus Polysilizium hergestellt.
• Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
• Es zeigen:
• 1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor;
• 2A, 2B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten und zweiten Anordnungsmöglichkeit;
• 3A–3G schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als Ausführungsform der vorliegenden Erfindung; und
• 4A, 4B schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines exemplarischen Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik.
• In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
• Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
• 3A–3G sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung.
• In 3A bezeichnet Bezugszeichen 5 einen Graben, der im Silizium-Halbleitersubstrat 1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats 1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht 2 und einer Pad-Nitrid-Schicht 3. Im unteren und mittleren Bereich des Grabens 5 ist ein Dielektrikum 30 vorgesehen, das eine elektrisch leitende Füllung 20 gegenüber dem umgebenden Halbleitersubstrat 1 isoliert.
• Im oberen und mittleren Bereich des Grabens 5 ist ein umlaufender Isolationskragen 10 vorgesehen, der genauso weit wie die leitende Füllung 20 in den Graben 5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen 10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar.
• Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung 40 aus Polysilizium vorgesehen. Die leitende Füllung 40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden. Um also den einseitigen Anschluss des Bereichs 40 an das Halbleitersubstrat 1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt.
• Gemäß 3B werden zunächst ein Siliziumoxidliner 50 und darüber ein Liner 55 aus amorphem undotierten Silizium abgeschieden.
• Anschließend erfolgt unter Bezugnahme auf 3C eine oder mehrere schräge Implantationen I1 unter einem vorbestimmten Winkel, beispielsweise 0°, ±60°, wobei BF2 in den Bereich 55' des Liners 55 mit Ausnahme eines abgeschatteten Bereichs 60 implantiert wird. Damit verändern sich die Ätzeigenschaften des Bor-dotierten Bereichs 55' des Liners 55, was man sich gemäß 3D zunutze macht, indem selektiv der Bereich 60 durch ein entsprechendes Nassätzverfahren entfernt wird, um danach den darunterliegenden Siliziumoxidliner 50 freizulegen.
• Mit Bezug auf 3E erfolgt dann unter Verwendung des implantierten Bereichs 55' vom Liner 55 ein Teil des Siliziumoxidliners 50 von der Oberfläche des leitenden Bereichs 40 und von der Seitenwand des Grabens 5 bzw. der Hartmaske 2, 3 entfernt.
• Mit Bezug auf 3F erfolgt anschließend ein Entfernen des implantierten Bereichs 55' vom Liner 55, wonach unter Verwendung des verbleibenden Siliziumoxidliners 50 als Maske eine Ätzung der leitenden Füllung 40 und eines Teils der leitenden Füllung 20 erfolgt.
• Beim in 3F gezeigten Prozesszustand ist somit ein Teil des als vergrabener Kontakt dienenden Bereichs 40 entfernt, und an der entsprechenden Stelle kann dann im weiteren Verlauf des Verfahrens eine entsprechende nach oben und zur Seite hin isolierende Oxid-Füllung 45 durch Abscheiden und Rückätzen vorgesehen werden, nachdem der Liner 50 von der Oberfläche entfernt worden ist, wie dies in 3G gezeigt ist.
• Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS.
• Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
• Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.

1

Si-Halbleitersubstrat

OS

Oberseite

2,2a

Padoxid

3,3a,3b

Padnitrid

5

Graben

40

leitender Epitaxiebereich

10,10a,10b

Isolationskragen

20,20a,20b

leitende Füllung (z.B. Polysilizium)

15a,15b

vergrabener Kontakt

16a,16b

Isolationsbereich

G1,G2

Graben

GK1,GK2

Grabenkondensator

30,30a,30b

Kondensatordielektrikum

S1,S2,S3

Sourcegebiet

D1, D2

Draingebiet

K2

Kanalgebiet

WL,WL1,WL2,WL3

Wortleitung

GS1,GS2,GS3

Gatestapel

GI1,GI2,GI3

Gateisolator

I

Isolationsschicht

F

minimale Längeneinheit

BLK

Bitleitungskontakt

BL

Bitleitung

DT

Graben

AA

aktives Gebiet

STI

Isolationsgebiet (Shallow Trench Isolation)

UC

Fläche Einheitszelle

KS,KS1,KS2

Kontaktbereich

IS,IS1,IS2

Isolationsbereich

500

Siliziumnitridliner

50

Siliziumoxidliner

55

Liner aus amorphem undotierten Silizium

60

abgeschatteter Bereich von 55

55'

implantierter Bereich von 55

55''

oxidierter implantierter Bereich von 55

I1

Implantation

45

Isolationsdeckel aus Oxid

I1

Implantation

Claims (5)

1. Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10) in einem Substrat (1), der über einen vergrabenen Kontakt einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt angeschlossenen planaren Auswahltransistor, mit den Schritten: (a) Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; (b) Vorsehen von einem Kondensatordielektikum (30), dem Isolationskragen (10) und einer elektrisch leitenden Füllung (20, 40), wobei die Oberseite der elektrisch leitenden Füllung (20, 40) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist und allseitig mit dem Substrat (1) elektrisch verbundenen ist; (c) Vorsehen eines Siliziumoxidliners (50) auf der Hartmaske (2, 3) und im Graben (5) oberhalb der leitenden Füllung (20, 40); (d) Bilden einer Liner-Maske aus einem Teilbereich des Siliziumoxidliners (50) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS) des vergrabenen Kontakts, wobei zum Bilden einer Liner-Maske folgende Schritte durchgeführt werden; (d1) Vorsehen eines oberen Liner (55) aus undotiertem Polysilizium oder amorphem Silizium auf dem Siliziumoxidliner (50); (d2) Durchführen einer oder mehrerer schräger Implantationen (I1) von Fremdionen in den Graben (5) und auf die Hartmaske (2, 3) zum Verändern der Eigenschaften eines Teilbereichs (55') des oberen Liners (55), wobei der komplementäre Teilbereich (60) des oberen Liners (55) abgeschattet bleibt; (d3) Entfernen des komplementären Teilbereichs (60) durch selektives Ätzen; (d4) Entfernen des unter dem entfernten komplementären Teilbereich (60) liegenden Bereichs des Siliziumoxidliners (50); und (e) selektives Entfernen eines dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20, 40) unter Verwendung der Liner-Maske.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Entfernen des implantierten Teilbereichs (55') des Liners (55) vor dem selektiven Entfernen des dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20, 40) erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Implantation (I1) Borionen oder borhaltige in den Teilbereich (55') einbringt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Entfernen des dem Isolationsbereich (IS) entsprechenden Teils der Füllung (20, 40) dieser Teil mit einer isolierenden Füllung (45) aufgefüllt wird, um den Isolationsbereich (IS) fertigzustellen.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Füllung (20, 40) aus Polysilizium hergestellt wird.