DE10255845B3 - Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle - Google Patents
Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle Download PDFInfo
- Publication number
- DE10255845B3 DE10255845B3 DE10255845A DE10255845A DE10255845B3 DE 10255845 B3 DE10255845 B3 DE 10255845B3 DE 10255845 A DE10255845 A DE 10255845A DE 10255845 A DE10255845 A DE 10255845A DE 10255845 B3 DE10255845 B3 DE 10255845B3
- Authority
- DE
- Germany
- Prior art keywords
- area
- trench
- liner
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000945 filler Substances 0.000 title abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 41
- 238000009413 insulation Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 18
- -1 boron ions Chemical class 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 244000309466 calf Species 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
Die vorliegende Erfindung schafft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a; 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbunden ist, unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektrikum (30) im unteren und mittleren Grabenbereich, dem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20; 20, 40) im unteren, mittleren und oberen Grabenbereich, wobei die Oberseite der elektrisch leitenden Füllung (20; 20, 40) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1) eingesenkt ist; Vorsehen mindestens eines Liners (50, 55; 300) auf der Hartmaske (2, 3) und im Graben (5); Durchführen einer schrägen Implantation (I1-I5) von Fremdionen in den Graben (5) unter Verwendung der Hartmaske (2, 3) zum Verändern der Eigenschaften eines Teilbereichs (55'; 300') des obersten Liners (55; 300); Bilden einer Liner-Maske aus dem Teilbereich (55'; 300'; 300'') oder dem komplementären Teilbereich des oberen Liners (55; 300) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a, 15b); und Fertigstellen des vergrabenen Kontakts (15a, 15b) durch Entfernen und Ersetzen eines Teils der Füllung (20; 20, 40) und/oder eines Teils des Isolationskragens (10) unter ...
Description
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle.
- Ein derartiges Verfahren ist aus der
DE 198 43 641 A1 bekannt, wobei ein Teil des Isolationskragens und eine im oberen Graben vorgesehene Isolationsschicht durch eine Maske entfernt wird und durch eine leitende Füllung ersetzt wird. - Die U.S. 5,360,758 offenbart ebenfalls ein derartiges Verfahren, wobei ein Teil eines vergrabenen Kontakts, der allseitig mit einem Substrat elektrisch verbunden ist, mittels einer Maske entfernt wird.
- Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert (10g, inferner Stand der Technik)
-
1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor. - In
1 bezeichnet Bezugszeichen1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen20a ,20b erste Kondensatorelektroden bilden. Die leitenden Füllungen20a ,20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum30a ,30b gegenüber dem Halbleitersubstrat1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggf. in Form einer nicht gezeigten Buried Plate). - Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen
10a ,10b vorgesehen, oberhalb derer vergrabene Kontakte15a ,15b angebracht sind, die mit den leitenden Füllungen20a ,20b und dem angrenzenden Halbleitersubstrat1 in elektrischem Kontakt stehen. Die vergrabenen Kontakte15a ,15b sind nur einseitig an das Halbleitersubstrat1 angeschlossen (vgl.2a ,b ). Isolationsgebiete16a ,16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten15a ,15b bzw. isolieren die vergrabenen Kontakte15a ,15b zur Oberseite der Gräben G1, G2 hin. - Dies ermöglicht eine sehr hohe Packungsdichte der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt
15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung. - Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WL1 bestehend aus Gate-Stapel GS1 und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.
- Ersichtlich aus
1 ist die Tatsache, daß diese Art des einseitigen Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahl transistoren ermöglicht. Dadurch kann die Länge einer Speicherzelle lediglich 4 F und die Breite lediglich 2 F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl.2a ,b ). -
2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer ersten Anordnungsmöglichkeit. - Bezugszeichen DT in
2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F2 beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete15a,b bzw.16a,b in1 ). -
2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer zweiten Anordnungsmöglichkeit. - Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlußgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von
2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüberliegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sicheres Herstellungsverfahren für einen derartigen einseitig angeschlossenen Grabenkondensator anzugeben.
- Erfindungsgemäss wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
- Die Vorteile des erfindungsgemässen Verfahrens liegen insbesondere darin, dass es eine genaue Definition des Anschlussgebietes bzw. des komplementären Isolationsgebietes beim jeweiligen vergrabenen Kontakt des Grabenkondensators ermöglicht. Sowohl eine additive Erstellung des vergrabenen Kontakts (stückweiser Aufbau, d.h. Ersatz von nicht-leitendem Material durch leitendes Material) als auch eine subtraktive Erstellung (stückweiser Abbau, d.h. Ersatz von leitendem Material durch nicht-leitendes Material) des vergrabenen Kontakts werden durch das erfindungsgemässe Verfahren ermöglicht.
- Die der Erfindung zugrundeliegende Idee liegt in der Herstellung einer Hilfsmaske aus einem Liner bzw. einem Spacer über der offenen Grabenstruktur.
- In den Unteransprüchen 2 bis 12 finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
- Gemäss einer bevorzugten Weiterbildung weist die leitende Füllung einen Bereich auf, der den Graben oberhalb des Isolationskragens füllt und von dem unter Verwendung der Maske ein Teilbereich entfernt wird und anschliessend mit einer isolierenden Füllung aufgefüllt wird, um den Isolationsbereich fertigzustellen.
- Gemäss einer weiteren bevorzugten Weiterbildung werden ein unterer Liner aus Siliziumnitrid und ein oberer Liner (
55 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen, wobei die Implantation Borionen in den Teilbereich einbringt, woraufhin der komplementäre Teilbereich durch selektives Ätzen entfernt wird. - Gemäss einer weiteren bevorzugten Weiterbildung wird der Teilbereich nach dem selektiven Ätzen durch eine Oxidation in einen oxidierten Teilbereich umgewandelt wird, mittels dem als Maske der untere Liner aus Siliziumnitrid und der Teil der Füllung durch selektives Ätzen entfernt werden.
- Gemäss einer weiteren bevorzugten Weiterbildung wird ein Liner aus undotiertem Polysilizium oder amorphem Silizium vorgesehen, wobei die Implantation Stickstoffionen in den Teilbereich einbringt, woraufhin der komplementäre Teilbereich selektiv oxidiert und dann selektiv durch Ätzen entfernt wird.
- Gemäss einer weiteren bevorzugten Weiterbildung wird mittels der Liner-Maske ein Teil des Isolationskragens durch selektives Ätzen entfernt und anschließend mit einer leitenden Füllung zur Bildung des Kontaktbereichs aufgefüllt.
- Gemäss einer weiteren bevorzugten Weiterbildung wird ein Liner aus undotiertem Polysilizium oder amorphem Silizium vorgesehen, wobei die Implantation Borionen in den Teilbereich einbringt, woraufhin der komplementäre Teilbereich selektiv durch Ätzen entfernt wird.
- Gemäss einer weiteren bevorzugten Weiterbildung wird mittels der Liner-Maske ein Teil des Isolationskragens durch selektives Ätzen entfernt wird und anschließend mit einer leitenden Füllung zur Bildung des Kontaktbereichs aufgefüllt wird.
- Gemäss einer weiteren bevorzugten Weiterbildung werden ein unterer Liner aus Siliziumoxinitrid und ein oberer Liner aus undotiertem Polysilizium oder amorphem Silizium vorgesehen werden, wobei die Implantation Stickstoffionen in den Teilbereich einbringt, woraufhin der komplementäre Teilbereich oxidiert und dann der Teilbereich sowie der darunterliegende Bereich des unteren Liners und selektiv durch Ätzen wird.
- Gemäss einer weiteren bevorzugten Weiterbildung wird mittels der Liner-Maske ein Teil des Isolationskragens durch selektives Ätzen entfernt und anschließend mit einer leitenden Füllung zur Bildung des Kontaktbereichs aufgefüllt.
- Gemäss einer weiteren bevorzugten Weiterbildung werden auf seitlich im oberen Bereich des Grabens auf dem Kalbleitersubstrat Bereiche aus Oxinitrid vorgesehen, ein Liner aus undotiertem Polysilizium oder amorphem Silizium vorgesehen wird, wobei die Implantation Borionen in den Teilbereich einbringt, woraufhin der komplementäre Teilbereich selektiv durch Ätzen entfernt wird.
- Gemäss einer weiteren bevorzugten Weiterbildung der Isolationskragen ausserhalb des Grabens in der Oberfläche des Halbleitersubstrats vorgesehen ist und die leitende Füllung tiefer als der Isolationskragen eingesenkt ist, und nach Entfernen des Bereichs aus Oxinitrid im Kontaktbereich mit einer leitenden Füllung zur Bildung des Kontaktbereichs aufgefüllt wird.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- Es zeigen:
-
1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor; -
2A ,B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß1 in einer ersten und zweiten Anordnungsmöglichkeit; -
3A-G schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung; -
4A-E schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung; -
5A-E schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als dritte Ausführungsform der vorliegenden Erfindung; -
6A-E schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als vierte Ausführungsform der vorliegenden Erfindung; und -
7A-D schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als fünfte Ausführungsform der vorliegenden Erfindung , In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile. - Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
-
3A-G sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung. - In
3A bezeichnet Bezugszeichen5 einen Graben, der im Silizium-Halbleitersubstrat1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxid-Schicht2 und einer Pad-Nitrid-Schicht3 . Im unteren und mittleren Bereich des Grabens5 ist ein Dielektrikum30 vorgesehen, das eine elek trisch leitende Füllung20 gegenüber dem umgebenden Halbleitersubstrat1 isoliert. - Im oberen und mittleren Bereich des Grabens
5 ist ein umlaufender Isolationskragen10 vorgesehen, der genauso weit wie die leitende Füllung20 in den Graben5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar. - Zusätzlich ist eine unter die Oberseite OS eingesenkte leitende Füllung
40 aus Polysilizium vorgesehen. Die leitende Füllung40 stellt somit einen ringsum angeschlossenen vergrabenen Kontakt dar, der teilweise zu entfernen ist, um den späteren Isolationsbereich IS zu bilden. Um also den einseitigen Anschluß des Bereichs40 an das Halbleitersubstrat1 zu realisieren, werden die nachstehend geschilderten "subtraktiven" Verfahrensschritte durchgeführt. - Gemäß
3B werden zunächst ein Siliziumnitrid-Liner50 und darüber ein Liner55 aus amorphem undotierten Silizium abgeschieden. - Anschließend erfolgt unter Bezugnahme auf
3C eine schräge Implantation I1 unter einem vorbestimmten Winkel, beispielsweise 30°, wobei BF2 in den Bereich55' des Liners55 mit Ausnahme eines abgeschatteten Bereichs60 implantiert wird. Damit verändern sich die Ätzeigenschaften des Bordotierten Bereichs55' des Liners55 , was man sich gemäß3D zunutze macht, indem selektiv der Bereich60 durch ein entsprechendes Naßätzverfahren entfernt wird, um den darunterliegenden Siliziumnitrid-Liner50 freizulegen. - Mit Bezug auf
3E erfolgt dann eine Oxidation des verbleibenden implantierten Bereichs55' des Liners 55, um zu einem entsprechenden oxidierten Liner-Bereich55" zu gelan gen. Im darauffolgenden Prozeßschritt wird unter Verwendung des oxidierten implantierten Bereichs55" vom Liner55 ein Teil des Siliziumnitrid-Liners50 von der Oberfläche des leitenden Bereichs40 und von der Seitenwand des Grabens5 bzw. der Hartmaske2 ,3 entfernt. - Mit Bezug auf
3F erfolgt anschließend unter Verwendung des Bereichs55" als Maske eine Ätzung der leitenden Füllung40 und eines Teils der leitenden Füllung20 . - In diesem Zusammenhang sei erwähnt, daß diese Silizium-Ätzung auch unter Verwendung des Nitrid-Liners
50 als Maske durchgeführt werden könnte, allerdings Silizium mit höherer Selektivität zu Oxid geätzt werden kann als zu Nitrid und darum der Bereich55" des Liners55 zweckmäßigerweise als Maske verwendet wird. - Beim in
3F gezeigten Prozeßzustand ist somit ein Teil des als vergrabener Kontakt dienenden Bereichs40 entfernt, und an der entsprechenden Stelle kann dann im weiteren Verlauf des Verfahrens eine entsprechende nach oben und zur Seite hin isolierende Oxid-Füllung45 durch Abscheiden und Rückätzen vorgesehen werden, nachdem die Liner50 ,55 (55") von der Oberfläche entfernt worden sind, wie dies in3G gezeigt ist. Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS. -
4A-E sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung. - In
4A ist zwar wie bei der zuvor erläuterten ersten Ausführungsformen die leitende Füllung20 unter die Oberseite des Halbleitersubstrats1 eingesenkt, jedoch reicht der Isolationskragen10 noch hinauf bis zur Pad-Nitrid-Schicht3 , ist also im Vergleich dazu weniger eingesenkt. Auch ist kein oberer Poly-Bereich vorgesehen. Zum einseitig angeschlossenen vergrabenen Kontakt ist also ein „additives" Verfahren notwendig. Bezugszeichen300 in4A bezeichnet eine Liner-Schicht aus undotiertem Polysilizium. - Wie in
4B dargestellt, erfolgt in einem weiteren Schritt eine schräge Implantation I2 mit Stickstoff-Ionen, um einen nicht abgeschatteten Bereich300' des Liners300 hinsichtlich seiner Oxidationseigenschaften zu ändern, und einen abgeschatteten Bereich310 nicht. - Dann erfolgt, wie in
4C dargestellt, eine vollständige Oxidation des Bereiches310 zur Umwandlung in einen Oxid-Liner310' , wohingegen sich bei diesem Schritt auf dem implantierten Bereich300' nur eine sehr dünne Oxid-Schicht bildet, die in einem anschließenden Reinigungsschritt leicht entfernt werden kann, ohne den Oxid-Liner310' wesentlich zu verdünnen. - Wie in
4D gezeigt, erfolgt dann ein selektiver Ätzschritt des Oxid-Liners310' und des darunter befindlichen Bereichs des Isolationskragens10 mit Hilfe des Bereichs300` als Maske, wobei der Isolationskragen10 unter die Oberseite der leitenden Füllung20 aus Polysilizium abgesenkt wird. - In einem anschließenden Prozeßschritt, der in
4E illustriert ist, wird dann eine leitende Füllung320 aus Polysilizium eingebracht und rückgeätzt, welche den vergrabenen Kontakt zum Halbleitersubstrat1 bildet. Eine spätere Abscheidung eines weiteren isolierenden Füllmaterials an der Oberseite des Grabens5 ist in4E aus Gründen der Übersichtlichkeit nicht dargestellt. Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS. - Bei dieser Ausführungsform verbleibt ein Teil des Bereichs
300' im Graben5 . Selbstverständlich könnte dieser Teil auch vor dem Einbringen der leitenden Füllung320 entfernt werden. -
5A-E sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als dritte Ausführungsform der vorliegenden Erfindung. - Der Verfahrenszustand in
5A entspricht dem Verfahrenszustand von4A , welcher bereits erläutert wurde. - Gemäß
4B wird dann eine schräge Implantation I3 von Bor-Ionen durchgeführt, welche einen Bereich300" des Liners300 aufdotiert und einen Bereich310 abgeschattet läßt. Durch diese Implantation I3 der Bor-Ionen ändern sich die Ätzeigenschaften des implantierten Bereichs300" derart, daß der undotierte Bereich 310 im darauffolgenden Prozeßschritt, der in5C illustriert ist, selektiv entfernt werden kann. - Durch einen nachfolgenden Oxid-Ätzschritt unter Verwendung des Bereichs
300" als Maske wird anschließend der Isolationskragen 10 im freigelegten Bereich durch eine selektive Oxid-Ätzung unter die Oberseite der leitenden Füllung20 aus Polysilizium abgesenkt, was zum in5D illustrierten Prozeßzustand führt. - Schließlich erfolgen ein teilweises Entfernen des Linernbereichs
300" sowie ein Auffüllen und Rückätzen mit der leitenden Füllung 320, um den vergrabenen Kontakt zum Siliziumsubstrat 1 im betreffenden Bereich zu schaffen, wie in5E illustriert ist. Eine spätere Abscheidung eines weiteren isolierenden Füllmaterials an der Oberseite des Grabens5 ist in5E aus Gründen der Übersichtlichkeit nicht dargestellt. Dies schafft den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS. - Auch bei dieser Ausführungsform verbleibt ein Teil des Bereichs
300" im Graben5 . Selbstverständlich könnte dieser Teil auch hier vor dem Einbringen der leitenden Füllung320 entfernt werden. -
6A-E sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als vierte Ausführungsform der vorliegenden Erfindung. - Der Ausgangszustand gemäß
6A entspricht dem Ausgangszustand gemäß5A , wobei unter dem Liner300 aus undotiertem Polysilizium ein zusätzlicher Oxinitrid-Liner500 vorgesehen ist. - Gemäß
6B erfolgt dann eine schräge Implantation I4 mit Stickstoff-Ionen, um einen abgeschatteten Bereich310 und einen implantierten Bereich300' des Polysilizium-Liners300 zu bilden. - Anschließend erfolgt eine Oxidation des abgeschatteten Bereichs 310, um einen Oxid-Liner
310' zu bilden. Dabei bildet sich auf dem implantierten Bereich300' nur sehr wenig Oxid, welches leicht durch einen Reinigungsprozeß entfernbar ist, ohne den oxidierten Liner-Bereich310' merklich zu verdünnen, wie in6C illustriert. - Gemäß
6D erfolgt dann ein Entfernen des implantierten Bereichs300' des Polysilizium-Liners300 und eine Ätzung des Oxinitrid-Liners500 mittels des Oxid-Liners310' als Maske. Daraufhin findet eine Oxid-Ätzung statt, wobei der Oxid-Liner310' und der obere Bereich des Isolationskragens 10 im freigelegten Bereich entfernt werden, was zum in6D gezeigten Prozeßzustand führt. - Schließlich erfolgt ein Auffüllen und Einsenken der leitenden Füllung
320 , welche den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS zum Halbleitersubstrat1 bildet, wie in6E gezeigt. - Eine spätere Abscheidung eines weiteren isolierenden Füllmaterials an der Oberseite des Grabens
5 ist in6E aus Gründen der Übersichtlichkeit nicht dargestellt. -
7A-D sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als fünfte Ausführungsform der vorliegenden Erfindung. - Bei dieser fünften Ausführungsform ist im Unterschied zu den vorhergehenden Ausführungsformen der Isolationskragen
10a nicht im Inneren des Grabens5 vorgesehen, sondern im umliegenden Halbleitersubstrat1 integriert. An der oberhalb des integrierten Isolationskragens10a zum Grabeninneren hin freiliegenden Substratoberfläche sind Isolationsbereiche610 aus Silizium-Oxinitrid vorgesehen. Abgeschieden über der Grabenstruktur ist weiterhin ein Polysilizium-Liner300 , der wie bei den obigen Ausführungsformen undotiert ist. - Im mit Bezug auf
7B illustrierten Prozeßschritt erfolgt dann eine schräge Implantation I5 von Bor-Ionen, um einen abgeschatteten Bereich310 und einen implantierten Bereich300" des Liners300 aus Polysilizium vorzusehen. - Gemäß
7C wird dann der abgeschattete Bereich310 in einem Ätzprozess selektiv gegenüber dem implantierten Bereich300" entfernt und wird ebenfalls der in diesem Bereich gelegene Oxinitrid-Liner610 entfernt. - Mit Bezug auf
7D erfolgt dann die Abscheidung und Rückätzung der leitenden Schicht320 , welche den vergrabenen Kontakt mit dem Anschlussbereich KS und dem Isolationsbereich IS zum Halbleitersubstrat1 hin bildet. Eine spätere Abscheidung eines weiteren isolierenden Füllmaterials an der Oberseite des Grabens5 ist in7D aus Gründen der Übersichtlichkeit nicht dargestellt.
Claims (12)
- Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (
10 ;10a ,10b ) in einem Substrat (1 ), der über einen vergrabenen Kontakt (15a ,15b ) einseitig mit dem Substrat (1 ) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1 ) vorgesehenen und über den vergrabenen Kontakt (15a ,15b ) angeschlossenen planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5 ) in dem Substrat (1 ) unter Verwendung einer Hartmaske (2 ,3 ) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektikum (30 ) im unteren und mittleren Grabenbereich, dem Isolationskragen (10 ) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20 ;20 ,40 ) im unteren, mittleren und oberen Grabenbereich, wobei die Oberseite der elektrisch leitenden Füllung (20 ;20 ,40 ) im oberen Grabenbereich gegenüber der Oberseite des Substrats (1 ) eingesenkt ist; Vorsehen mindestens eines Liners (50 ,55 ;300 ) auf der Hartmaske (2 ,3 ) und im Graben (5 ); Durchführen einer schrägen Implantation (I1-I5) von Fremdionen in den Graben (5 ) unter Verwendung der Hartmaske (2 ,3 ) zum Verändern der Eigenschaften eines Teilbereichs (55' ;300' ) des obersten Liners (55 ;300 ); Bilden einer Liner-Maske aus dem Teilbereich (55' ;300' ;300" ) oder dem komplementären Teilbereich des obersten Liners (55 ;300 ) zum Definieren eines einseitigen Kontaktbereichs (KS) und eines andersseitigen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a ,15b ); und Fertigstellen des einseitigen Anschlussbereichs (KS; KS1, KS2) und des andersseitigen Isolationsbereichs (IS; IS1, IS2) des vergrabenen Kontakts (15a ,15b ) durch Entfernen und Ersetzen eines Teils der Füllung (20 ;20 ,40 ) und/oder eines Teils des Isolationskragens (10 ) unter Verwendung der Liner-Maske. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Füllung (
20 ,40 ) einen Bereich (40 ) aufweist, der den Graben (5 ) oberhalb des Isolationskragens (10 ) füllt und von dem unter Verwendung der Maske ein Teilbereich entfernt wird und anschliessend mit einer isolierenden Füllung (45 ) aufgefüllt wird, um den Isolationsbereich (IS) fertigzustellen. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein unterer Liner (
50 ) aus Siliziumnitrid und ein oberer Liner (55 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen werden und die Implantation (I4) Borionen in den Teilbereich (55' ) einbringt, woraufhin der komplementäre Teilbereich (60 ) durch selektives Ätzen entfernt wird. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Teilbereich (
55' ) nach dem selektiven Ätzen durch eine Oxidation in einen oxidierten Teilbereich (55" ) umgewandelt wird, mittels dem als Maske der untere Liner (50 ) aus Siliziumnitrid und der Teil der Füllung (20 ;40 ) durch selektives Ätzen entfernt werden. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Liner (
300 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen wird und die Implantation (I2) Stickstoffionen in den Teilbereich (300' ) einbringt, worauf hin der komplementäre Teilbereich (310 ) selektiv oxidiert und dann selektiv durch Ätzen entfernt wird. - Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass mittels der Liner-Maske ein Teil des Isolationskragens (
10 ) durch selektives Ätzen entfernt wird und anschließend mit einer leitenden Füllung (320 ) zur Bildung des Kontaktbereichs (KS) aufgefüllt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Liner (
300 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen wird und die Implantation (I3) Borionen in den Teilbereich (300" ) einbringt, woraufhin der komplementäre Teilbereich (310 ) selektiv durch Ätzen entfernt wird. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass mittels der Liner-Maske ein Teil des Isolationskragens (
10 ) durch selektives Ätzen entfernt wird und anschließend mit einer leitenden Füllung (320 ) zur Bildung des Kontaktbereichs (KS) aufgefüllt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein unterer Liner (
500 ) aus Siliziumoxinitrid und ein oberer Liner (300 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen werden und die Implantation (I4) Stickstoffionen in den Teilbereich (300' ) einbringt, woraufhin der komplementäre Teilbereich (310' ) oxidiert und dann der Teilbereich (300' ) sowie der darunterliegende Bereich des unteren Liners (500 ) und selektiv durch Ätzen wird. - Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass mittels der Liner-Maske ein Teil des Isolationskragens (
10 ) durch selektives Ätzen entfernt wird und anschließend mit einer leitenden Füllung (320 ) zur Bildung des Kontaktbereichs (KS) aufgefüllt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf seitlich im oberen Bereich des Grabens (
5 ) auf dem Kalbleitersubstrat (1 ) Bereiche (610 ) aus Oxinitrid vorgeshen werden, ein Liner (300 ) aus undotiertem Polysilizium oder amorphem Silizium vorgesehen wird und die Implantation (I5) Borionen in den Teilbereich (300" ) einbringt, woraufhin der komplementäre Teilbereich (310 ) selektiv durch Ätzen entfernt wird. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Isolationskragen (
10a ) ausserhalb des Grabens (5 ) in der Oberfläche des Halbleitersubstrats (1 ) vorgesehen ist und die leitende Füllung (20 ) tiefer als der Isolationskragen (10a ) eingesenkt ist, und nach Entfernen des Bereichs (610 ) aus Oxinitrid im Kontaktbereich (KS) mit einer leitenden Füllung (320 ) zur Bildung des Kontaktbereichs (KS) aufgefüllt wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10255845A DE10255845B3 (de) | 2002-11-29 | 2002-11-29 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
US10/722,360 US6916721B2 (en) | 2002-11-29 | 2003-11-26 | Method for fabricating a trench capacitor with an insulation collar |
KR1020030085947A KR100571762B1 (ko) | 2002-11-29 | 2003-11-29 | 매립된 콘택을 거쳐서 일면이 기판에 전기적으로 연결되는절연 칼라를 갖는 트렌치 캐패시터, 특히 반도체 메모리셀을 제조하기 위한 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10255845A DE10255845B3 (de) | 2002-11-29 | 2002-11-29 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10255845B3 true DE10255845B3 (de) | 2004-07-15 |
Family
ID=32518814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10255845A Expired - Fee Related DE10255845B3 (de) | 2002-11-29 | 2002-11-29 | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
Country Status (3)
Country | Link |
---|---|
US (1) | US6916721B2 (de) |
KR (1) | KR100571762B1 (de) |
DE (1) | DE10255845B3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004029516B3 (de) * | 2004-06-18 | 2005-12-29 | Infineon Technologies Ag | Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10333777B4 (de) * | 2003-07-24 | 2007-01-25 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
US6979613B1 (en) * | 2003-11-16 | 2005-12-27 | Nanya Technology Corp. | Method for fabricating a trench capacitor of DRAM |
TWI235426B (en) * | 2004-01-28 | 2005-07-01 | Nanya Technology Corp | Method for manufacturing single-sided buried strap |
US20050191807A1 (en) * | 2004-02-26 | 2005-09-01 | Nanya Technology Corporation | Method for forming shallow trench in deep trench structure |
DE102004031694A1 (de) * | 2004-06-30 | 2006-01-19 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
US7407852B2 (en) * | 2005-08-16 | 2008-08-05 | United Microelectronics Corp. | Trench capacitor of a DRAM and fabricating method thereof |
US7344954B2 (en) * | 2006-01-03 | 2008-03-18 | United Microelectonics Corp. | Method of manufacturing a capacitor deep trench and of etching a deep trench opening |
TW200816388A (en) * | 2006-09-20 | 2008-04-01 | Nanya Technology Corp | A manufacturing method of a memory device |
KR101855334B1 (ko) | 2015-12-11 | 2018-06-08 | 에스티팜 주식회사 | 옥사졸리디논 유도체의 중간체 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360758A (en) * | 1993-12-03 | 1994-11-01 | International Business Machines Corporation | Self-aligned buried strap for trench type DRAM cells |
DE19843641A1 (de) * | 1998-09-23 | 2000-04-20 | Siemens Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6426253B1 (en) * | 2000-05-23 | 2002-07-30 | Infineon Technologies A G | Method of forming a vertically oriented device in an integrated circuit |
US6593612B2 (en) * | 2000-12-05 | 2003-07-15 | Infineon Technologies Ag | Structure and method for forming a body contact for vertical transistor cells |
US6498061B2 (en) * | 2000-12-06 | 2002-12-24 | International Business Machines Corporation | Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation |
-
2002
- 2002-11-29 DE DE10255845A patent/DE10255845B3/de not_active Expired - Fee Related
-
2003
- 2003-11-26 US US10/722,360 patent/US6916721B2/en not_active Expired - Fee Related
- 2003-11-29 KR KR1020030085947A patent/KR100571762B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360758A (en) * | 1993-12-03 | 1994-11-01 | International Business Machines Corporation | Self-aligned buried strap for trench type DRAM cells |
DE19843641A1 (de) * | 1998-09-23 | 2000-04-20 | Siemens Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004029516B3 (de) * | 2004-06-18 | 2005-12-29 | Infineon Technologies Ag | Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben |
Also Published As
Publication number | Publication date |
---|---|
KR20040048350A (ko) | 2004-06-09 |
KR100571762B1 (ko) | 2006-04-17 |
US20040197988A1 (en) | 2004-10-07 |
US6916721B2 (en) | 2005-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
DE4438518B4 (de) | Halbleiterbauelement mit vergrabener Bitleitung und Verfahren zu seiner Herstellung | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
DE10206149C1 (de) | Verfahren zur Herstellung von Kontakten | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE10255845B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
EP0936673A1 (de) | Speicherzellenanordnung und entsprechendes Herstellungsverfahren | |
DE10158798A1 (de) | Kondensator und Verfahren zum Herstellen eines Kondensators | |
DE10334547B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
DE10345162B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10333777B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10331030B3 (de) | Herstellungsverfahren für einen Grabenkondensator | |
DE4101940A1 (de) | Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung | |
DE10255846A1 (de) | Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10057806B4 (de) | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung | |
DE10255847B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE10147120A1 (de) | Grabenkondensator und Verfahren zur Herstellung desselben | |
DE10310811B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist | |
WO2003007355A2 (de) | Verfahren zur herstellung von kontakten für integrierte schaltungen und halbleiterbauelement mit solchen kontakten | |
DE10353269B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |