DE10345162B4 - Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle - Google Patents

Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle Download PDF

Info

Publication number
DE10345162B4
DE10345162B4 DE10345162A DE10345162A DE10345162B4 DE 10345162 B4 DE10345162 B4 DE 10345162B4 DE 10345162 A DE10345162 A DE 10345162A DE 10345162 A DE10345162 A DE 10345162A DE 10345162 B4 DE10345162 B4 DE 10345162B4
Authority
DE
Germany
Prior art keywords
trench
substrate
filling
insulation collar
liner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345162A
Other languages
English (en)
Other versions
DE10345162A1 (de
Inventor
Harald Seidl
Martin Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345162A priority Critical patent/DE10345162B4/de
Priority to US10/935,520 priority patent/US7074689B2/en
Priority to CNB2004100120368A priority patent/CN1324682C/zh
Publication of DE10345162A1 publication Critical patent/DE10345162A1/de
Application granted granted Critical
Publication of DE10345162B4 publication Critical patent/DE10345162B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt (15a, 15b) angeschlossenen Planaren Auswahltransistor, mit den Schritten:
Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung;
Vorsehen von einem Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, dem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20) zumindest bis zur Oberseite des Isolationskragens (10);
vollständiges Auffüllen des Grabens (5) mit einem Füllmaterial (50; 50'; 50'');
Durchführen eines STI-Grabenherstellungsprozesses in einem vom gefüllten Graben (5) abgelegenen Bereich des Substrats (1);
Entfernen des Füllmaterials (50; 50'; 50'');
Einsenken des Isolationskragens (10) im oberen Grabenbereich gegenüber der Oberseite...

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle, wie beispielsweise aus der US 6,291,286 B1 bzw. der US 2001/0042880 A1 bzw. der DE 102 55 846 A1 bekannt.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • 1 zeigt eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor.
  • In 1 bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat. Vorgesehen in dem Halbleitersubstrat 1 sind Grabenkondensatoren GK1, GK2, welche Gräben G1, G2 aufweisen, deren elektrisch leitende Füllungen 20a, 20b erste Kondensatorelektroden bilden. Die leitenden Füllungen 20a, 20b sind im unteren und mittleren Grabenbereich durch ein Dielektrikum 30a, 30b gegenüber dem Halbleitersubstrat 1 isoliert, welches seinerseits die zweiten Kondensatorelektroden bildet (ggfs. in Form einer nicht gezeigten Buried Plate).
  • Im mittleren und oberen Bereich der Gräben G1, G2 sind umlaufende Isolationskrägen 10a, 10b vorgesehen, oberhalb derer vergrabene Kontakte 15a, 15b angebracht sind, die mit den leitenden Füllungen 20a, 20b und dem angrenzenden Halbleitersubstrat 1 in elektrischem Kontakt stehen. Die vergrabenen Kontakte 15a, 15b sind nur einseitig an das Halbleitersubstrat 1 angeschlossen (vgl. 2a, b). Isolationsgebiete 16a, 16b isolieren die andere Substratseite gegenüber den vergrabenen Kontakten 15a, 15b bzw. isolieren die vergrabenen Kontakte 15a, 15b zur Oberseite der Gräben G1, G2 hin.
  • Dies ermöglicht eine sehr hohe Packungsdichte der Grabenkondensatoren GK1, GK2 und der dazu gehörigen Auswahltransistoren, welche nunmehr erläutert werden. Dabei wird hauptsächlich Bezug genommen auf den Auswahltransistor, der zum Grabenkondensator GK2 gehört, da von benachbarten Auswahltransistoren lediglich das Drain-Gebiet D1 bzw. das Source-Gebiet S3 eingezeichnet ist. Der zum Grabenkondensator GK2 gehörige Auswahltransistor weist ein Source-Gebiet S2, ein Kanalgebiet K2 und ein Drain-Gebiet D2 auf. Das Source-Gebiet S2 ist über einen Bitleitungskontakt BLK mit einer oberhalb einer Isolationsschicht I angeordneten (nicht gezeigten) Bit-Leitung verbunden. Das Drain-Gebiet D2 ist einseitig an den vergrabenen Kontakt 15b angeschlossen. Oberhalb des Kanalgebiets K2 läuft eine Wortleitung WL2, die einen Gate-Stapel GS2 und einen diesen umgebenden Gate-Isolator GI2 aufweist. Die Wortleitung WL2 ist für den Auswahltransistor des Grabenkondensators GK2 eine aktive Wortleitung.
  • Parallel benachbart zur Wortleitung WL2 verlaufen Wortleitungen WL1 bestehend aus Gate-Stapel GS1 und Gate-Isolator GI1 und Wortleitung WL3 bestehend aus Gate-Stapel GS3 und Gate-Isolator GI3, welche für den Auswahltransistor des Grabenkondensators GK2 passive Wortleitungen sind. Diese Wortleitungen WL1, WL3 dienen zur Ansteuerung von Auswahltransistoren, die in der dritten Dimension gegenüber der gezeigten Schnittdarstellung verschoben sind.
  • Ersichtlich aus 1 ist die Tatsache, dass diese Art des einseitigen Anschlusses des vergrabenen Kontakts eine unmittelbare Nebeneinanderanordnung der Gräben und der benachbarten Source-Gebiete bzw. Drain-Gebiete betreffender Auswahl transistoren ermöglicht. Dadurch kann die Länge einer Speicherzelle lediglich 4 F und die Breite lediglich 2 F betragen, wobei F die minimale technologisch realisierbare Längeneinheit ist (vgl. 2a, b).
  • 2A zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten Anordnungsmöglichkeit.
  • Bezugszeichen DT in 2A bezeichnet Gräben, welche zeilenweise mit einem Abstand von 3 F zueinander angeordnet sind und spaltenweise mit einem Abstand von 2 F. Benachbarte Zeilen sind um 2 F gegeneinander verschoben. UC in 2A bezeichnet die Fläche einer Einheitszelle, welcher 4 F × 2 F = 8 F2 beträgt. STI bezeichnet Isolationsgräben, welche in Zeilenrichtung in einem Abstand von 1 F zueinander angeordnet sind und benachbarte aktive Gebiete gegeneinander isolieren. Ebenfalls mit einem Abstand von 1 F zueinander verlaufen Bit-Leitungen BL in Zeilenrichtung, wohingegen die Wortleitungen in Spaltenrichtung mit einem Abstand von 1 F zueinander verlaufen. Bei diesem Anordnungsbeispiel haben alle Gräben DT auf der linken Seite einen Kontaktbereich KS des vergrabenen Kontakts zum Substrat und einen Isolationsbereich IS auf der rechten Seite (Gebiete 15a, b bzw. 16a ,b in 1).
  • 2B zeigt eine Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer zweiten Anordnungsmöglichkeit.
  • Bei dieser zweiten Anordnungsmöglichkeit haben die Zeilen von Gräben alternierende Anschlussgebiete bzw. Isolationsgebiete der vergrabenen Kontakte. So sind in der untersten Reihe von 2B die vergrabenen Kontakte jeweils auf der linken Seite mit einem Kontaktbereich KS1 und auf der rechten Seite mit einem Isolationsbereich IS1 versehen. Hingegen sind in der darüberliegenden Reihe alle Gräben DT auf der linken Seite mit jedem Isolationsbereich IS2 und auf der rechten Seite mit einem Kontaktbereich KS2 versehen. Diese Anordnung ist in Spaltenrichtung alternierend.
  • Für DRAM-Speichervorrichtungen mit Grabenkondensatoren in Sub-100 nm-Technologien sind der Widerstand des Grabens und des vergrabenen Kontakts ein Hauptbeitrag zur gesamten RC-Verzögerung, und bestimmen damit die Geschwindigkeit des DRAMS. Durch die relativ geringe Leitfähigkeit und den Pinch-Off, welcher durch eine Overlay-Verschiebung der STI-Ätzung erzeugt wird, erhöht sich der Reihenwiderstand im Graben dramatisch.
  • Dieses Problem wurde angegangen durch die Einführung von hoch mit Arsen dotiertem Polysilizium, einer Verbesserung des O-verlays zwischen den aktiven Bereichen und dem Graben, der Einführung einer selbstausgerichteten Herstellung eines vergrabenen Kontakts mit einseitigem Anschluß und einer Verdünnung der nitridierten Kontaktstelle des vergrabenen Kontakts. Doch das SiN-Interface erhöht den Serienwiederstand signifikant.
  • Es wäre prinzipiell möglich, Metalle wie TiN für den vergrabenen Kontakt mit einseitigem Anschluss zu verwenden. Doch ergibt sich dadurch das Problem, Metall in großer Menge in direkter nähe zu elektrisch aktiven Bauelementen, wie z.B. Auswahltransistoren, einzubauen.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Herstellungsverfahren für einen einseitig angeschlossenen Grabenkondensator geringerer RC-Verzögerung anzugeben.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 bzw. 2 angegebene Herstellungsverfahren gelöst.
  • Der Kerngedanke der vorliegenden Erfindung besteht in der Schaffung eines Prozesses, bei dem ein vergrabener Kontakt aus leitfähigem Graphit (Kohlenstoff (C)) verwendet werden kann, um den Kontaktwiderstand an der Kontaktfläche zu vermindern. Insbesondere integriert in das erfindungsgemäße Verfahren ist die C-Füllung und C-Rückätzung nach der STI-Bildung (STI = shallow trench Isolation) und ermöglicht somit die Ausbildung eines funktionsfähigen, einseitig angeschlossenen vergrabenen Kontakts. Graphit hat einen spezifischen Widerstand von weniger als 200 μΩcm und ist damit mit Metallen vergleichbar. Im Fall von Graphit kann wie bei Metallen auf das SiN-Interface verzichtet werden.
  • Darüber hinaus ist aus Chemical Vapor Deposition of highlyconductive boron-doped graphite from triphenyl boron, J. Kouvetakis et al., Carbon, Vol. 32, No. 6, S. 1129–1132, 1994 ein CVD-Verfahren bekannt, mit dem dieses Material mit hoher Konformität in den Gräben abgeschieden werden kann.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung wird nach dem Rückätzen der C-Füllung ein Isolationsdeckel im oberen Grabenbereich bis mindestens zur Oberseite des Substrats vorgesehen.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Füllung bis zur Oberseite des Isolationskragens vorgesehen, dann eine Nitridlinerschicht abgeschieden, und dann erfolgt das vollständige Auffüllen des Grabens mit dem Füllmaterial.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden nach Entfernen des Füllmaterials Spacer an den Grabenwänden oberhalb des Isolationskragens gebildet und der über dem Anschlussbereich liegende Spacer entfernt wird, wobei der über dem Isolationsbereich liegende Spacer mit einem Siliziumliner maskiert wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Füllung bis zur Oberseite des Isolationskragens vorgesehen, und dann erfolgt das vollständige Auffüllen des Grabens mit dem Füllmaterial.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird nach Entfernen des Füllmaterials eine Nitridlinerschicht abgeschieden, dann eine Siliziumlinerschicht abgeschieden, dann ein Spacer aus der der Siliziumlinerschicht über der Nitridlinerschicht im Isolationsbereich gebildet und die über dem Anschlussbereich liegende Nitridlinerschicht entfernt, wobei die über dem Isolationsbereich liegende Nitridlinerschicht mit dem Spacer aus der der Siliziumlinerschicht maskiert wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Füllung bis zur Oberseite des Isolationskragens vorgesehen, dann eine Nitridlinerschicht abgeschieden, dann eine erste Siliziumlinerschicht abgeschieden, dann ein Spacer aus der Siliziumlinerschicht im Isolationsbereich gebildet, dann eine zweite Nitridlinerschicht abgeschieden, und dann erfolgt das vollständige Auffüllen des Grabens mit dem Füllmaterial.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden nach Entfernen des Füllmaterials die erste und zweite Nitridlinerschicht bis auf einen Bereich entfernt, der durch den Spacer aus der Siliziumlinerschicht maskiert ist.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Füllung bis zur Oberseite der Hartmaske vorgesehen wird und der Isolationskragen bis oberhalb der Oberseite des Substrats vorgesehen.
  • Gemäss einer weiteren bevorzugten Weiterbildung erfolgt ein Entfernen des Füllmaterials bis zur Oberseite des Substrats, dann wird eine Siliziumlinerschicht abgeschieden wird und auf der Seite des Kontaktbereichs entfernt, dann wird der Isolationskragen im oberen Grabenbereich eingesenkt und dann die Füllung bis unterhalb der Oberseite des eingesenkten Teils des Isolationskragens eingesenkt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Schnittdarstellung einer Halbleiterspeicherzelle mit einem Grabenkondensator und einem damit verbundenen planaren Auswahltransistor;
  • 2A, B eine jeweilige Draufsicht auf ein Speicherzellenfeld mit Speicherzellen gemäß 1 in einer ersten und zweiten Anordnungsmöglichkeit;
  • 3A–F schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung;
  • 4A–E schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung;
  • 5A–C schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als dritte Ausführungsform der vorliegenden Erfindung; und
  • 6A–D schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als vierte Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Bei den nachstehend beschriebenen Ausführungsformen wird aus Gründen der Übersichtlichkeit auf eine Schilderung der Herstellung der planaren Auswahltransistoren verzichtet und lediglich die Bildung des einseitig angeschlossenen vergrabenen Kontakts des Grabenkondensators ausführlich erörtert. Die Schritte der Herstellung der planaren Auswahltransistoren sind, falls nicht ausdrücklich anders erwähnt, dieselben wie beim Stand der Technik.
  • 3A–F sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als erste Ausführungsform der vorliegenden Erfindung.
  • In 3A bezeichnet Bezugszeichen 5 einen Graben, der im Silizium-Halbleitersubstrat 1 vorgesehen ist. Auf der Oberseite OS des Halbleitersubstrats 1 vorgesehen ist eine Hartmaske bestehend aus einer Pad-Oxidschicht 2 und einer Pad-Nitridschicht 3. Im unteren und mittleren Bereich des Grabens 5 ist ein Dielektrikum 30 vorgesehen, das eine elektrisch leitende Füllung 20 gegenüber dem umgebenden Halbleitersubstrat 1 isoliert. Im oberen und mittleren Bereich des Grabens 5 ist ein umlaufender Isolationskragen 10 vorgesehen, der auf ungefähr gleiche Höhe wie die leitende Füllung 20 in den Graben 5 eingesenkt ist. Ein beispielhaftes Material für den Isolationskragen 10 ist Siliziumoxid und für die elektrisch leitende Füllung 20 Polysilizium. Doch sind auch selbstverständlich andere Materialkombinationen vorstellbar.
  • Gemäß 3B erfolgt zunächst die Abscheidung einer Linerschicht 40 über der Struktur gemäß 3A, welche aus Siliziumnitrid bzw. Siliziumnitrid/Siliziumoxid besteht. Daraufhin wird der Graben 5 wieder mit einer Polysilizium-Füllung 50 verschlossen, beispielsweise durch eine Abscheidung und ein anschließendes chemisch-mechanisches Polieren.
  • In einem darauffolgenden Prozessschritt, der in den Figuren nicht illustriert ist, wird dann eine Hartmaske über der Struktur entsprechend zu bildenden STI-Gräben gebildet, welche in parallelen Ebenen vor und hinter der Zeichenebene liegen, woraufhin das Ätzen und Füllen der STI-Gräben (Hochtemperaturprozess) erfolgt. Anschließend wird die Hartmaske für die STI-Grabenbildung wieder entfernt.
  • Der Sinn dieses vorgezogenen Hochtemperaturschritts besteht darin, zu verhindern, dass der Hochtemperaturschritt später einen Einfluss mehr auf den dann zu bildenden vergrabenen Kontakt hat.
  • Weiter mit Bezug auf 3C, in der STT die STI-Grabentiefe bezeichnet, wird danach die Polysilizium-Füllung 50 durch eine Nassätzung entfernt, und es erfolgt eine anisotrope Spacer-Ätzung der Linerschicht 40 aus Siliziumnitrid zur Bildung von Linern 40'. Wie aus 3C erkennbar, wird bei der Rückätzung der Polysilizium-Füllung auch die Graben-Polysilizium-Füllung 20 bis unterhalb der Oberseite des Isolationskragens 10 zurückgeätzt, so das die STI-Grabentiefe STT zwischen der Oberseite des Isolationskragens 10 und der Oberseite der Graben-Polysilizium-Füllung 20 liegt.
  • Mit Bezug auf 3D erfolgt anschließend die Abscheidung eines amorphen Silizium-Liners 60 über der resultierenden Struktur, in den mittels einer schrägen Implantation I1 Bor-Ionen implantiert werden, wobei Bezugszeichen 60a einen von der Implantation abgeschatteten Bereich bezeichnet. Der von der Implantation abgeschattete Bereich 60a des Silizium-Liners 60 weist eine höhere Ätzrate hinsichtlich einer NH4OH-Ätzung auf, welche als nächster Prozessschritt durchgeführt wird.
  • Mit Bezug auf 3E führt eine NH9OH-Ätzung dazu, dass sich der Bereich 60a selektiv zum restlichen, implantierten Bereich des Silizium-Liners 60 entfernen lässt.
  • In einem darauffolgenden Prozessschritt erfolgt eine selektive Ätzung des auf der rechten Figurenseite befindlichen frei gelegten Bereichs des Nitrid-Liners 40', um den späteren Kontaktbereich KS des vergrabenen Kontakts frei zu legen.
  • Mit Bezug auf 3F erfolgt dann eine Konditionierungs-Implantation in den Kontaktbereich KB und anschließend ein Abscheiden und Rückätzen einer leitenden C-Füllung 70 zur Bildung des vergrabenen Kontakts. Beim Rückätzen der C-Füllung 70, z.B. in einem sauerstoffhaltigen Plasma, wird auch der verbleibende Silizium-Liner 60 zurückgeätzt.
  • Abschließend erfolgt in bekannter Weise das Auffüllen des Grabens 5 mit einem Isolationsdeckel 80, welcher beispielsweise aus Siliziumoxid besteht.
  • 4A–E sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als zweite Ausführungsform der vorliegenden Erfindung.
  • Der Ausgangspunkt der zweiten Ausführungsform unterscheidet sich insofern vom Ausgangspunkt der ersten Ausführungsform, als dass der Graben 5 mit einer Polysilizium-Füllung 50' gefüllt wird, ohne dass vorher ein Liner im Graben vorgesehen wird.
  • Es erfolgt dann in gleicher Weise, wie bereits mit Bezug auf die erste Ausführungsform erläutert, anschließend (nicht illustriert) die Bildung der Hartmaske für die STI-Gräben, das Ätzen und Füllen der STI-Gräben und die Entfernung der entsprechenden Hartmaske.
  • Mit Bezug auf 4B wird danach die Polysilizium-Füllung 50' entfernt und die darunter liegende Polysilizium-Füllung 20 bis unterhalb der Oberseite des Isolationskragens 10 zurückgeätzt.
  • Dann erfolgt die Abscheidung einer ersten Linerschicht 42 aus Siliziumnitrid und einer zweiten Linerschicht 62 aus amorphem Silizium. Anschließend erfolgt eine schräge Implantation I2 von Bor-Ionen in die Linerschicht 62 aus Silizium, wobei ein Bereich 62a von der Implantation I2 abgeschattet bleibt. Wie bereits mit Bezug auf die erste Ausführungsform erläutert, schafft diese Implantation I2 eine Ätzselektivität des abgeschatteten Bereichs 62a.
  • Dementsprechend wird der Bereich 62a, wie in 4C gezeigt, durch eine NH4OH-Ätzung im nächsten Prozessschritt entfernt. Mit Bezug auf 4D erfolgt dann eine Spacer-Ätzung der Linerschicht 62 aus Silizium und eine anschließende Ätzung der Linerschicht 42 aus Siliziumnitrid, um den späteren Kontaktbereich KS des vergrabenen Kontakts mit dem Substrat 1 frei zu legen und gleichzeitig den gegenüberliegenden Isolationsbereich IS zu belassen. Dies führt zum in 4D gezeigten Prozesszustand.
  • Mit Bezug auf 4E erfolgt dann eine Konditionierung des Kontaktbereichs KB durch eine entsprechende Implantation, z.B. mit Arsen, dann eine Füllung mit leitendem C 70', welche zur Bildung des vergrabenen Kontakts zurückgeätzt wird. Beim Rückätzen wird ebenfalls die Linerschicht 62 aus Silizium zurückgeätzt.
  • Abschließend wird wie bei der ersten Ausführungsform ein Isolationsdeckel 80' aus Siliziumoxid vorgesehen, um den Graben 5 zu verschließen.
  • 5A–C sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als dritte Ausführungsform der vorliegenden Erfindung.
  • Der Ausgangspunkt der dritten Ausführungsform gemäß 5A ist derselbe wie derjenige der ersten Ausführungsform, wobei im Anschluss an die Abscheidung der Linerschicht 40 aus Siliziumnitrid eine zweite Linerschicht 60 aus amorphem Silizium direkt über der Linerschicht 40 abgeschieden wird. Anschließend erfolgt eine schräge Implantation I3 von Bor-Ionen in die Linerschicht 60 aus Silizium, wobei ein Bereich 60a von der Implantation I3 abgeschattet bleibt. Wie bereits mit Bezug auf die erste Ausführungsform erläutert, schafft diese Implantation I3 eine Ätzselektivität des abgeschatteten Bereichs 60a. Danach wird der Bereich 60a durch eine Ätzung entfernt.
  • Im Anschluss daran erfolgt eine anisotrope Spacer-Ätzung der Silizium-Linerschicht 60 und die Abscheidung einer weiteren Linerschicht 44 aus Siliziumnitrid. Schließlich wird der Graben 5 mit einer Polysilizium-Füllung 50'' wieder aufgefüllt, was zum in 5B gezeigten Prozesszustand führt.
  • Im weiteren Prozessverlauf erfolgt der STI-Grabenprozess, wie bereits im Zusammenhang mit der ersten und zweiten Ausführungsform ausführlich erläutert, und anschließend ein Entfernen der Polysilizium-Füllung 50'' und der frei liegenden Bereiche des Siliziumnitrid-Liners 40.
  • Im Anschluss daran wird die Polysilizium-Füllung 20 bis unterhalb der Oberseite des Isolationskragens 10 zurückgeätzt. Danach erfolgt die Abscheidung und Rückätzung einer leitenden C-Füllung 70'' zur Bildung des vergrabenen Kontakts. Wie bei den anderen Ausführungsformen, welche zuvor beschrieben wurden, wird der Graben 5 dann mittels eines Isolationsdeckels 80'' aus Siliziumoxid wieder verschlossen.
  • Auch bei dieser Ausführungsform kann im übrigen eine Konditionierungs-Implantation in den Kontaktbereich KS vor der Füllung mit C erfolgen.
  • 6A–D sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als vierte Ausführungsform der vorliegenden Erfindung.
  • Die vierte Ausführungsform gemäß 6A setzt im Unterschied zu den zuvor beschriebenen Ausführungsformen in einem Prozesszustand an, in dem der Isolationskragen 10 noch nicht in den Graben 5 eingesenkt worden ist, wie in 6A dargestellt.
  • Im Anschluss an den in 6A dargestellten Prozesszustand wird dann der STI-Isolationsgraben-Bildungsprozess durchgeführt, wie bereits oben im Zusammenhang mit den anderen Ausführungsformen erläutert.
  • Gemäß 6B erfolgt dann ein Einsenken der Polysilizium-Füllung 20 bis unterhalb der Oberseite des Substrats OS.
  • Anschließend wird über der resultierenden Struktur eine Linerschicht 60 aus Silizium abgeschieden. Auch bei dieser Ausführungsform erfolgt dann eine schräge Implantation I4 mit Bor-Ionen in dem Graben 5, wobei ein Bereich 60a des Silizium-Liners 60 abgeschattet bleibt, wie in 6B dargestellt.
  • Weiter mit Bezug auf 6C erfolgt dann eine selektive Ätzung des Bereichs 60a in Na4OH und anschließend eine selektive Entfernung des Isolationskragens 10 im späteren Kontaktbereich KB des vergrabenen Kontakts.
  • Im Anschluss daran erfolgt eine Ätzung, bei der der verbleibende Liner 60 entfernt wird und anschließend die Polysilizium-Füllung 20 weiter bis unterhalb des Isolationskragens auf der rechten Seite der Figur eingesenkt wird. Danach erfolgt, wie bereits oben beschrieben, ein Auffüllen des Grabens mit C und ein Rückätzen der C-Füllung 70''' zur Schaffung des vergrabenen Kontakts. Ebenfalls, genauso wie bei den zuvor beschriebenen Ausführungsformen, wird der Graben 5 dann wieder mittels eines Isolationsdeckels 80''' aus Siliziumoxid verschlossen.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.
    •
    • 1
    Si-Halbleitersubstrat
    OS
    Oberseite
    2
    Padoxid
    3
    Padnitrid
    5
    Graben
    10, 10a, 10b
    Isolationskragen
    20, 20a, 20b
    leitende Füllung (z.B. Polysilizium)
    15a, 15b
    vergrabener Kontakt
    16a, 16b
    Isolationsbereich
    G1, G2
    Graben
    GK1, GK2
    Grabenkondensator
    30, 30a, 30b
    Kondensatordielektrikum
    S1, S2, S3
    Sourcegebiet
    D1, D2
    Draingebiet
    K2
    Kanalgebiet
    WL, WL1, WL2, WL3
    Wortleitung
    GS1, GS2, GS3
    Gatestapel
    GI1, GI2, GI3
    Gateisolator
    I
    Isolationsschicht
    F
    minimale Längeneinheit
    BLK
    Bitleitungskontakt
    BL
    Bitleitung
    DT
    Graben
    AA
    aktives Gebiet
    STI
    Isolationsgebiet (Shallow Trench Isolation)
    UC
    Fläche Einheitszelle
    KS, KS1, KS2
    Kontaktbereich
    IS, IS1, IS2
    Isolationsbereich
    40, 42, 44
    Siliziumnitridliner
    50, 50', 50''
    Polysiliziumfüllung
    60, 62
    Siliziumliner
    60a, 62a
    abgeschatteter Bereich.
    70, 70', 70''
    70''
    C-Füllung
    80, 80', 80''
    80'''
    Isolationsdeckel
    STT
    STI-Grabentiefe

Claims (11)

  1. Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt (15a, 15b) angeschlossenen Planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, dem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20) zumindest bis zur Oberseite des Isolationskragens (10); vollständiges Auffüllen des Grabens (5) mit einem Füllmaterial (50; 50'; 50''); Durchführen eines STI-Grabenherstellungsprozesses in einem vom gefüllten Graben (5) abgelegenen Bereich des Substrats (1); Entfernen des Füllmaterials (50; 50'; 50''); Einsenken des Isolationskragens (10) im oberen Grabenbereich gegenüber der Oberseite (OS) des Substrats (1); Einsenken der elektrisch leitenden Füllung (20) bis unterhalb der Oberseite des Isolationskragens (10); Bilden eines einseitigen Isolationsbereichs (IS; IS1, IS2) zum Substrat (1) oberhalb des Isolationskragens (10); Freilegen eines anderseitigen Anschlussbereichs (KS; KS1, KS2) zum Substrat (1) oberhalb des Isolationskragens (10); und Bilden des vergrabenen Kontakts (15a, 15b) durch Abscheiden und Rückätzen einer Kohlenstoff-Füllung (70; 70'; 70''; 70''').
  2. Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen (10; 10a, 10b) in einem Substrat (1), der über einen vergrabenen Kontakt (15a, 15b) einseitig mit dem Substrat (1) elektrisch verbundenen ist, insbesondere für eine Halbleiterspeicherzelle mit einem in dem Substrat (1) vorgesehenen und über den vergrabenen Kontakt (15a, 15b) angeschlossenen Planaren Auswahltransistor, mit den Schritten: Vorsehen von einem Graben (5) in dem Substrat (1) unter Verwendung einer Hartmaske (2, 3) mit einer entsprechenden Maskenöffnung; Vorsehen von einem Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, dem Isolationskragen (10) im mittleren und oberen Grabenbereich und einer elektrisch leitenden Füllung (20) zumindest bis zur Oberseite des Isolationskragens (10); vollständiges Auffüllen des Grabens (5) mit der elektrisch leitenden Füllung (20); Durchführen eines STI-Grabenherstellungsprozesses in einem vom gefüllten Graben (5) abgelegenen Bereich des Substrats (1); Einsenken eines Teils des Isolationskragens (10) im oberen Grabenbereich gegenüber der Oberseite (0S) des Substrats (1); Einsenken der elektrisch leitenden Füllung (20) bis unterhalb der Oberseite des eingesenkten Teils des Isolationskragens (10); Bilden eines einseitigen Isolationsbereichs (IS; IS1, IS2) zum Substrat (1) oberhalb des Isolationskragens (10) durch Stehenlassen des nicht-eingesenkten Teils des Isolationskragens (10); Freilegen eines anderseitigen Anschlussbereichs (KS; KS1, KS2) zum Substrat (1) oberhalb des eingesenkten Teils des Isolationskragens (10); und Bilden des vergrabenen Kontakts (15a, 15b) durch Abscheiden und Rückätzen einer Kohlenstoff-Füllung (70; 70'; 70''; 70''').
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach dem Rückätzen der Kohlenstoff-Füllung (70; 70'; 70''; 70''') ein Isolationsdeckel (80; 80'; 80''; 80''') im oberen Grabenbereich bis mindestens zur Oberseite (0S) des Substrats (1) vorgesehen wird.
  4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die Füllung (20) bis zur Oberseite des Isolationskragens (10) vorgesehen wird, dann eine Nitridlinerschicht (40) abgeschieden wird und dann das vollständige Auffüllen des Grabens (5) mit dem Füllmaterial (50) erfolgt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach Entfernen des Füllmaterials (50) Spacer (40') an den Grabenwänden oberhalb des Isolationskragens (10) gebildet werden und der über dem Anschlussbereich (KS) liegende Spacer (40') entfernt wird, wobei der über dem Isolationsbereich liegende Spacer (40') mit einem Siliziumliner (60) maskiert wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Füllung (20) bis zur Oberseite des Isolationskragens (10) vorgesehen wird und dann das vollständige Auffüllen des Grabens (5) mit dem Füllmaterial (50') erfolgt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass nach Entfernen des Füllmaterials (50') eine Nitridlinerschicht (42) abgeschieden wird, dann eine Siliziumlinerschicht (62) abgeschieden wird, dann ein Spacer aus der der Siliziumlinerschicht (62) über der Nitridlinerschicht (42) im Isolationsbereich (IS) gebildet wird und die über dem Anschlussbereich (KS) liegende Nitridlinerschicht (42) entfernt wird, wobei die über dem Isolationsbereich liegende Nitridlinerschicht (42) mit dem Spacer aus der Siliziumlinerschicht (62) maskiert wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Füllung (20) bis zur Oberseite des Isolationskragens (10) vorgesehen wird, dann eine Nitridlinerschicht (40) abgeschieden wird, dann eine erste Siliziumlinerschicht (60) abgeschieden wird, dann ein Sparer aus der Siliziumlinerschicht (60) im Isolationsbereich (IS) gebildet wird, dann eine zweite Nitridlinerschicht (44) abgeschieden wird und dann das vollständige Auffüllen des Grabens (5) mit dem Füllmaterial (50'') erfolgt.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach Entfernen des Füllmaterials (50'') die erste und zweite Nitridlinerschicht (40, 44) bis auf einen Bereich ent fernt werden, der durch den Spacer aus der Siliziumlinerschicht (60) maskiert ist.
  10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Füllung (20) bis zur Oberseite der Hartmaske (2, 3) vorgesehen wird und der Isolationskragen (10) bis oberhalb der Oberseite (0S) des Substrats (1) vorgesehen wird.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass ein Entfernen des Füllmaterials (20) bis zur Oberseite (0S) des Substrats (1) erfolgt, dann eine Siliziumlinerschicht (60) abgeschieden wird und auf der Seite des Kontaktbereichs (KS) entfernt wird, dann der Isolationskragen (10) im oberen Grabenbereich eingesenkt wird und dann die Füllung (20) bis unterhalb der Oberseite des eingesenkten Teils des Isolationskragens (10) eingesenkt wird.
DE10345162A 2003-09-29 2003-09-29 Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle Expired - Fee Related DE10345162B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10345162A DE10345162B4 (de) 2003-09-29 2003-09-29 Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
US10/935,520 US7074689B2 (en) 2003-09-29 2004-09-07 Method for fabricating a trench capacitor having an insulation collar, which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
CNB2004100120368A CN1324682C (zh) 2003-09-29 2004-09-28 制造具有绝缘环的沟槽式电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345162A DE10345162B4 (de) 2003-09-29 2003-09-29 Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Publications (2)

Publication Number Publication Date
DE10345162A1 DE10345162A1 (de) 2005-05-19
DE10345162B4 true DE10345162B4 (de) 2006-11-16

Family

ID=34353179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345162A Expired - Fee Related DE10345162B4 (de) 2003-09-29 2003-09-29 Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Country Status (3)

Country Link
US (1) US7074689B2 (de)
CN (1) CN1324682C (de)
DE (1) DE10345162B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031694A1 (de) * 2004-06-30 2006-01-19 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
TWI246183B (en) * 2004-10-07 2005-12-21 Promos Technologies Inc A dynamic RADOM access memory structure
DE102006016530A1 (de) * 2006-04-07 2007-10-11 Infineon Technologies Ag Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators
US8008160B2 (en) 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US8227310B2 (en) 2008-08-06 2012-07-24 International Business Machines Corporation Integrated circuits comprising an active transistor electrically connected to a trench capacitor by an overlying contact and methods of making

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291286B1 (en) * 1998-07-31 2001-09-18 Promos Technology, Inc Two-step strap implantation of making deep trench capacitors for DRAM cells
DE10255846A1 (de) * 2002-11-29 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843641A1 (de) * 1998-09-23 2000-04-20 Siemens Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
US20010042880A1 (en) * 1999-09-15 2001-11-22 Rama Divakaruni Dram cell with active area reclaim
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
DE10113187C1 (de) * 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
DE10334547B4 (de) * 2003-07-29 2006-07-27 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
US20050191564A1 (en) * 2004-02-27 2005-09-01 Teng-Wang Huang Liner mask for semiconductor applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291286B1 (en) * 1998-07-31 2001-09-18 Promos Technology, Inc Two-step strap implantation of making deep trench capacitors for DRAM cells
DE10255846A1 (de) * 2002-11-29 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Also Published As

Publication number Publication date
CN1604305A (zh) 2005-04-06
CN1324682C (zh) 2007-07-04
DE10345162A1 (de) 2005-05-19
US20050070066A1 (en) 2005-03-31
US7074689B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10345162B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10255845B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1155446B1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE102004040046B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle, und entsprechender Grabenkondensator
DE69834886T2 (de) Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator
DE10333777B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10008683B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102004049667B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle und entsprechender Grabenkondensator
EP1623459B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE10331030B3 (de) Herstellungsverfahren für einen Grabenkondensator
DE102004031694A1 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10228547C1 (de) Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
DE10353771A1 (de) Halbleiterbauelement mit Tiefgrabenisolierung und Verfahren zu seiner Herstellung
DE10310811B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee