DE102006016530A1

DE102006016530A1 - Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators

Info

Publication number: DE102006016530A1
Application number: DE102006016530A
Authority: DE
Inventors: Christian Kapteyn; Stephan Kudelka
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2006-04-07
Filing date: 2006-04-07
Publication date: 2007-10-11

Abstract

Ein Speicherkondensator, insbesondere zur Verwendung in einer Speicherzelle, weist zwei Speicherelektroden und ein zwischen den beiden Speicherelektroden angeordnetes Dielektrikum auf, wobei eine Zwischenschicht im Wesentlichen aus Kohlenstoff besteht.

Description

Die Erfindung betrifft einen Speicherkondensator und ein Verfahren zum Herstellen eines solchen Speicherkondensators, insbesondere zur Verwendung in einer Speicherzelle, die Teil eines Speichers ist. Der Speicher ist dabei vorzugsweise ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff(DRAM).
Speicher, vor allem DRAMs, werden in der Regel als Speicherzellenmatrix auf einer Substratscheibe realisiert. Die Speicherzellen bestehen dabei aus einem Speicherkondensator und einem Auswahltransistor. Bei einem Lese- bzw. Schreibvorgang wird der Speicherkondensator mit einer elektrischen Ladung, die einer Dateneinheit (Bit) entspricht, über den Auswahltransistor be- bzw. entladen. Hierzu wird der Auswahltransistor über eine Bit- bzw. Wortleitung mit Hilfe einer Schalttransistoren aufweisenden peripheren Logik adressiert.
Ein wesentlicher Schwerpunkt bei der Technologieentwicklung ist der Speicherkondensator. Um für eine ausreichende Speicherkapazität bei kleiner Querschnittsfläche zu sorgen, werden die Speicherkondensatoren deshalb dreidimensional realisiert. Als wesentliche Ausführungsformen von dreidimensionalen Speicherkondensatoren haben sich dabei Grabenkondensatoren und Stapelkondensatoren durchgesetzt. Bei Grabenkondensatoren wird ein Graben in das Substrat geätzt, der mit einer Dielektrikumschicht und einer ersten inneren Speicherelektrode aufgefüllt wird, wobei ein dotierter Bereich des Substrats um den Graben herum als zweite äußere Speicherelektrode dient. Der Auswahltransistor der Speicherzelle ist an Grabenkondensator angrenzend vorzugsweise als Feldeffekttransistor ausgebildet, wobei die eine Source/Drain-Elektrode des Aus wahltransistors mit der einen inneren Speicherelektrode des Grabenkondensators verbunden ist.
Stapelkondensatoren dagegen werden auf der Oberfläche des Substrats ausgebildet, wobei eine erste Speicherelektrode in Form einer Krone ausgeführt ist, die über eine Dielektrikumschicht von einer zweiten Speicherelektrode getrennt ist. Der Auswahltransistor der Speicherzelle ist dabei unter dem Stapelkondensator, vorzugsweise in Form eines Feldeffekttransistors vorgesehen, wobei die eine Source/Drain-Elektrode des Auswahltransistors mit der kronenförmigen Speicherelektrode des Stapelkondensators verbunden ist.
Um schnelle Zugriffszeiten auf den Speicherkondensator, wie sie vor allem bei DRAMs gewünscht werden, zu ermöglichen, ist es erforderlich, dass die Speicherelektroden und dabei insbesondere die an den Auswahltransistor angeschlossene Speicherelektrode eine hohe Leitfähigkeit besitzen. Die mit dem Auswahltransistor verbundene Speicherelektrode wird oft aus dotiertem Polysilizium hergestellt, wobei als Dotierstoff vorzugsweise Phosphor verwendet wird, das für eine hohe Leitfähigkeit sorgt. Phosphor diffundiert jedoch insbesondere bei den im Rahmen der DRAM-Herstellung eingesetzten Temperaturen leicht aus, so dass ungewollt die an die Speicherelektrode angrenzenden Bereiche dotiert werden, was dann zu ungewünschten Leckageströmen führt. Die Gefahr einer Ausdiffusion von leitendem Material aus der Speicherelektrodenfüllung besteht jedoch nicht nur bei mit Phosphor dotierten Polysilizium-Elektroden, sondern auch bei vielen anderen im Rahmen der Speicherkondensatorherstellung eingesetzten Elektrodenmaterialien.
Um eine Ausdiffusion von leitendem Material aus der Speicherelektrode zu verhindern, wird diese in der Regel mehrschichtig aufgebaut, wobei die innere vor einer Ausdiffusion zu schützende Elektrodenschicht mit einer Diffusionsbarriere abgedeckt wird, auf der dann eine weitere Elektrodenschicht zum elektrischen Anschluss an die umgebenden Bauelemente vorgesehen ist. Als Material für die Diffusionsbarriere in der Speicherelektrode wird im Allgemeinen Titannitrid eingesetzt. Um aber eine konforme Titannitridabscheidung zu erreichen, ist es erforderlich, sehr dicke Schichten zu erzeugen. Dies gilt insbesondere für Grabenkondensatoren, bei denen die an den Auswahltransistor der Speicherelektrode angeschlossene Innenelektrode im Graben sitzt und ein hohes Aspektverhältnis aufweist. Um hier eine ausreichend gute Kantenbedeckung zu erreichen, sind beim Einsatz von Titannitrid als Diffusionsbarriereschicht besonders hohe Schichtdicken erforderlich. Bei der Aufbringung von Titannitrid als Diffusionsbarriere auf einer Polysiliziumschicht bildet sich jedoch eine schlecht leitende Grenzfläche aus, die die Leitfähigkeit der Speicherelektrode stark beeinträchtigt und nur mit aufwändigen und teuren Zusatzverfahren bzw. Zusatzschichten vermieden werden kann.
Aufgrund der weiterhin zunehmenden Verkleinerung der Halbleiterspeicherzellen wird bei dreidimensionalen Speicherkondensatoren auch nach zusätzlichen Möglichkeiten gesucht, gleichzeitig den Flächenbedarf zu senken und die Kondensatorkapazität zu steigern.
Herkömmlicherweise werden bei Speicherkondensatoren als dielektrische Zwischenschicht Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid eingesetzt. Bei Sub-100 nm wird jedoch darüber nachgedacht, die herkömmlicherweise eingesetzten Siliziumdioxid- und/oder Siliziumnitridschichten durch Materialien zu ersetzten, die sich durch eine höhere Dielektrizitätskonstante auszeichnen und damit eine erhöhte flächenspezifische Speicherkapazität ermöglichen. Als solche sogenannten High-k-Dielektrika sind insbesondere binäre Oxide, wie Aluminiumoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid, Oxide der Lanthan-Gruppe, Aluminiumoxid-Verbindungen und weitere Einzel- und Mischoxide im Gespräch.
Viele der angedachten High-k-Dielektrika lassen sich jedoch nur schwer in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integrieren. Ferner ist die Durchschlagsfestigkeit vieler angedachter High-k-Dielektrika für den Einsatz in DRAM-Speicherkondensatoren, insbesondere was die Langzeitstabilität betrifft, unzureichend. Außerdem hat sich gezeigt, dass bei vielen in Frage kommenden High-k-Dielektrika gegenüber den herkömmlichen Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid erhöhte Leckageströme auftreten, die zu einer verkürzten Haltezeit der Ladung im Speicherkondensator führen. Auch besteht oft eine Materialunverträglichkeit zwischen den High-k-Dielektrika und den angrenzenden Speicherelektrodenschichten. Dies gilt insbesondere dann, wenn die Speicherelektroden, die an die dielektrische Schicht angrenzen, eine Metallschicht zur Verbesserung der Leitfähigkeit aufweisen.
Beim Einsatz einer Metallschicht als Kondensatorelektrodenschicht besteht weiter das Problem, dass, wenn diese Schicht auf einer Siliziumschicht aufgebracht wird, sich eine Oxidschicht dazwischen ausbildet, die zu einem erhöhten Kontaktwiderstand und damit zu einer Einschränkung der Leitfähigkeit führt.
Aufgabe der Erfindung ist es, einen Speicherkondensator und ein Verfahren zu seiner Herstellung bereitzustellen, die zu verbesserten elektrischen und mechanischen Eigenschaften des Speicherkondensators führen.
Diese Aufgabe wird erfindungsgemäß mit einem Speicherkondensator gemäß Anspruch 1 und einem Verfahren gemäß Anspruch 17 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Gemäß der Erfindung weist ein Speicherkondensator, insbesondere zur Verwendung in einer Speicherzelle, zwei Speicher elektroden und ein zwischen den beiden Speicherelektroden angeordnetes Dielektrikum auf, wobei eine Zwischenschicht im Wesentlichen aus Kohlenstoff besteht.
Der Einsatz von Kohlenstoff als Zwischenschicht sorgt für eine hervorragende Diffusionsbarriere gegen eine Ausdiffusion von Material aus der an die Zwischenschicht angrenzenden Schicht. Darüber hinaus ist die Kohlenstoffaufbringung ein einfacher, billiger und sauberer Prozess, bei dem sich eine nahezu perfekte Grenzfläche auf der darunter liegenden Elektrodenschicht ausbildet, wodurch eine hohe Leitfähigkeit, eine gute Langzeitstabilität und eine große Kapazität des Speicherkondensators gewährleistet wird. Kohlenstoff lässt sich außerdem mit einer sehr guten Kantenbedeckung auch als dünner Film hochkonform ausbringen und ferner sehr leicht und kontrollierbar maskiert, z. B. durch Oxidation bei 850 °C in N₂/O₂ Atmosphäre entfernen.
Gemäß einer bevorzugten Ausführungsform der Erfindung weist die eine Speicherelektrode eine erste Elektrodenschicht, die auf der ersten Elektrodenschicht angeordnete Zwischenschicht und eine zweite auf der Zwischenschicht angeordnete Elektrodenschicht auf, wobei die Zwischenschicht im Wesentlichen aus Kohlenstoff gebildet wird.
Die aus Kohlenstoff bestehende Zwischenschicht in der Speicherelektrode stellt eine hervorragende Diffusionsbarriere gegen eine Ausdiffusion von Material aus den angrenzenden Elektrodenschichten her. Ferner sorgt die Kohlenstoffaufbringung für eine nahezu perfekte Grenzfläche zu den angrenzenden Elektrodenschichten, wodurch eine hohe Leitfähigkeit der die Zwischenschicht aufweisenden Speicherelektrode gewährleistet wird.
Gemäß einer weiteren bevorzugten Ausführungsform wird dabei die Zwischenschicht als reine Kohlenstoffschicht ausgebildet, bevorzugt mit einer Dicke von 1 bis 50 nm. Bevorzugt ist da bei weiterhin die erste Elektrodenschicht aus mit Phosphor dotiertem Polysilizium und die zweite Elektrodenschicht aus mit Arsen dotiertem Polysilizium herzustellen. Mit einer solchen Speicherelektrodenauslegung wird eine besonders hohe Leitfähigkeit bei gleichzeitiger Verhinderung einer Ausdiffusion der Dotierstoffe, insbesondere von Phosphor erreicht.
Bevorzugt ist weiterhin der Einsatz der Speicherelektrode mit der Kohlenstoff-Zwischenschicht als Innenelektrode in einem Grabenkondensator, da sich Kohlenstoff als dünne Schicht konform mit guter Kantendeckung auch bei einem hohen Aspektverhältnis im Graben ausführten lässt. Die Kohlenstoffabscheidung erfolgt dabei vorzugsweise pyrolytisch, wodurch eine hochkonforme Schicht kostengünstig erzeugt werden kann.
Gemäß einer weiteren bevorzugten Ausführungsform des Speicherkondensators weist die eine Speicherelektrode eine Metallschicht auf, wobei die im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht zwischen der Metallschicht und einem Substrat ausgebildet ist. Die Kohlenstoff-Zwischenschicht zwischen der Metallschicht und dem Substrat verhindert zuverlässig eine Ausdiffusion von Material aus der Metallschicht und sorgt für eine perfekte Grenzfläche, wodurch sich ein geringer Kontaktwiderstand und damit eine hohe Leitfähigkeit ergibt.
Bevorzugt wird dabei eine reine Kohlenstoffschicht mit einer Dicke bevorzugt im Bereich von 0,5 bis 10 nm eingesetzt. Mit einer solchen Ausgestaltung lässt sich im Rahmen eines Speicherkondensators eine Metallelektrode auf einem Substrat, insbesondere auf einem Siliziumsubstrat aufbringen. Die Kohlenstoffschicht sorgt dabei dafür, dass kein störendes Oxid zwischen dem Siliziumsubstrat und der Metallschicht entsteht und somit ein geringer Kontaktwiderstand hergestellt wird. Ein hoher, in Serie zwischen der Metallschicht und dem Substrat auftretender Widerstand würde insbesondere bei hohen Frequenzen beim Ein- und Auslesen zu einer wesentlichen Kapazitätsverringerung des Speicherkondensators führen.
Gemäß einer weiteren bevorzugten Ausführungsform weist die eine Speicherelektrode eine Metallschicht auf, wobei die im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht zwischen der Metallschicht und dem Dielektrikum vorgesehen ist.
Die Kohlenstoffschicht als Zwischenschicht zwischen dem Dielektrikum und der Metallelektrode sorgt für eine hervorragende Diffusionsbarriere, wobei die guten elektrischen Eigenschaften des Kohlenstoffs zu einer hohe Leitfähigkeit der Metallelektrode führen. Darüber hinaus verbessert die Kohlenstoff-Zwischenschicht die Langzeitstabilität des Speicherkondensators. Dies gilt insbesondere dann, wenn die Zwischenschicht eine reine Kohlenstoffschicht, bevorzugt mit einer Dicke von 0,5 bis 10 nm ist.
Mit der Kohlenstoff-Zwischenschicht besteht auch die Möglichkeit, einen Speicherkondensator mit einem so genannten MIS (Metall-Isolator-Silizium)Aufbau bereitzustellen, bei dem die Isolatorschicht aus einem High-k-Dielektrikum besteht.
Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigen:
1 ein Schaltbild einer DRAM-Zelle;
2 einen schematischen Querschnitt durch eine DRAM-Zelle mit einer ersten Ausführungsform eines erfindungsgemäßen Speicherkondensators;
3A bis 3F eine erste Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung eines Speicherkondensators, wobei die einzelnen Figuren schematisch Querschnitte durch den Speicherkondensator in verschiedenen Prozessstadien darstellen;
4 einen schematischen Querschnitt durch eine DRAM-Zelle mit einer zweiten Ausführungsform eines erfindungsgemäßen Speicherkondensators; und
5A bis 5F eine zweite Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung eines Speicherkondensators, wobei die einzelnen Figuren schematisch Querschnitte durch den Speicherkondensator in verschiedenen Prozessstadien darstellen;
6 einen schematischen Querschnitt durch eine DRAM-Zelle mit einer dritten Ausführungsform eines erfindungsgemäßen Speicherkondensators; und
7A bis 7F eine dritte Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung eines Speicherkondensators, wobei die einzelnen Figuren schematisch Querschnitte durch den Speicherkondensator in verschiedenen Prozessstadien darstellen.
Die Erfindung wird anhand der Herstellung von Speicherkondensatoren im Rahmen einer Prozessfolge zum Ausbilden von DRAM-Speicherzellen auf Silizium-Basis erläutert. Die erfindungsgemäße Speicherkondensatoren können jedoch auch in anderen hochintegrierten Schaltungen, bei denen solche Speicher-Kondensatoren benötigt werden, eingesetzt werden. Weiterhin besteht auch die Möglichkeit die Speicherkondensatoren statt in Silizium in anderen Substraten auszubilden.
Die Ausbildung der Speicherkondensatoren erfolgt vorzugsweise mit Hilfe der Planartechnik, die aus einer Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen besteht, wobei durch geeignete Maskierungsschritte gezielt eine lokale Veränderung des Substrats durchgeführt wird. Bei der DRAM-Herstellung werden dabei gleichzeitig eine Vielzahl von Zellen mit entsprechenden Speicherkondensatoren ausgebildet. Im Folgenden wird die Erfindung jedoch im wesentlichen anhand eines einzelnen Speicherkondensators erläutert.
In DRAM-Speichern werden vorwiegend Ein-Transistor-Zellen eingesetzt, deren Schaltbild in 1 gezeigt ist. Diese Ein-Transistor-Zellen bestehen aus einem Speicherkondensator 1 und einem Auswahltransistor 2. Der Auswahltransistor 2 ist vorzugsweise als Feldeffekttransistor aufgelegt und weist eine erste Source/Drain-Elektrode 21 und eine zweite Source/Drain-Elektrode 22 auf, zwischen denen ein aktiver Bereich 23 angeordnet ist, in dem sich ein stromleitender Kanal zwischen der ersten Source/Drain-Elektrode 21 und der zweiten Source/Drain-Elektrode 22 ausbilden kann. Über dem aktiven Bereich 23 ist eine Isolatorschicht 24 und eine Gate-Elektrode 25 angeordnet, die wie ein Plattenkondensator wirken, mit dem die Ladungsdichte im aktiven Bereich 23 beeinflusst werden kann.
Die zweite Source/Drain-Elektrode 22 des Auswahltransistors 2 ist über eine elektrische Verbindung 4 den sogenannten „buried strap", mit einer ersten Speicherelektrode 11 des Speicherkondensators 1 verbunden. Eine zweite Speicherelektrode 12 des Speicherkondensators 1 wiederum ist an eine leitende Verbindung 5 angeschlossen, die vorzugsweise allen Speicherkondensatoren des DRAM-Speichers gemeinsam ist. Die erste Source/Drain-Elektrode 21 des Auswahltransistors 2 ist ferner mit einer Bitleitung 6 verbunden, um die im Speicherkondensator in Form von Ladungen gespeicherten Informationen ein- oder auslesen zu können. Der Ein- oder Auslesevorgang wird dabei über eine Wortleitung 7 gesteuert, die an die Gate-Elektrode 25 des Auswahltransistors 2 angeschlossen ist, um durch Anlegen einer Spannung einen stromleitenden Kanal im aktiven Bereich 23 zwischen der ersten Source/Drain-Elektrode 21 und der zweiten Source/Drain-Elektrode 22 herzustellen.
Bei DRAM-Speichern werden in der Regel Speicherkondensator mit einer dreidimensionalen Struktur eingesetzt, was eine wesentliche Verkleinerung der DRAM-Zellenfläche ermöglicht und gleichzeitig eine einfache Herstellung im Rahmen der Planartechnologie gewährleistet. Mit dreidimensionalen Speicherkon densatoren lassen sich insbesondere auch eine Kapazität von 25 bis 50 fF erreichen, die benötigt wird, um ein ausreichendes Lesesignal für die DRAM-Zellen zu erhalten.
Weiterhin entscheidend für den Einsatz von Speicherkondensatoren in DRAM-Speichern ist eine schnelle Zugriffsmöglichkeit auf den Speicherinhalt. Hierfür ist es erforderlich, dass die Speicherelektroden eine hohe Leitfähigkeit aufweisen.
Die an den Auswahltransistor angeschlossene Speicherelektrode besitzt oft einen Schichtenaufbau, der sich aus den speziellen DRAM-Herstellungsbedingungen ableitet. Zwischen den einzelnen Elektrodenschichten sind dabei Zwischenschichten vorgesehen, die als Diffusionsbarriere dienen, um eine Ausdiffusion von leitenden Material aus der darunter liegenden Schicht, z. B. bei Einsatz von Phosphor dotiertem Polysiliziumschichten die Ausdiffusion von Phosphor zu verhindern. Durch eine solche Diffusion von leitendem Material besteht nämlich die Gefahr, ungewünschte Bereiche zu dotieren, was wiederum die elektrischen Eigenschaften des Speicherkondensators bzw. der Speicherzelle beeinträchtigt. So können nämlich verstärkt Leckageströme über die durch Ausdiffusion kontaminierten Bereiche auftreten.
Um eine verbesserte Leitfähigkeit der Speicherelektroden zu erzielen, wird darüber hinaus in den Speicherelektroden zusätzlich oder anstatt des Polysiliziums eine Metallschicht eingesetzt. Beim Aufbringen einer solchen Metallschicht besteht jedoch die Gefahr, dass sich an der Grenzfläche ein hoher Kontaktwiderstand einstellt. Dies gilt insbesondere dann, wenn die Metallschicht mit Hilfe der herkömmlichen CVD- oder ALD-Verfahren auf einem Siliziumsubstrat abgeschieden werden. Dann bildet sich nämlich in der Regel eine Siliziumoxid-Grenzflächenschicht aus, die einen hohen Widerstand aufweist. Dies kann insbesondere dann störend sein, wenn der Speicherkondensator mit einer hohen Frequenz betrieben wird, da sich dann zwischen dem Siliziumsubstrat und der Metallelektrode ein hoher, in Reihe geschalteter Widerstand ergibt, der die Speicherkapazität beeinträchtigt.
Auch werden, um die Kondensatorkapazität zu steigern, statt der üblicherweise aus Siliziumoxid oder Siliziumnitrid gefertigten Dielektrikumsschicht vermehrt sog. High-k-Dielektrika eingesetzt, die sich durch eine höhere Dielektrizitätskonstante und somit einer erhöhten flächenspezifischen Speicherkapazität auszeichnen. Als solche High-k-Dielektrika werden insbesondere binäre Oxide, Aluminiumoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid, Oxide der Lanthan-Gruppe, Aluminiumoxidverbindungen und weitere Einzel- und Mischoxide diskutiert. Die angedachten Materialien lassen sich jedoch nur schwer in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integrieren. Insbesondere weisen viele dieser High-k-Dielektrika eine Materialunverträglichkeit mit einer als Metallschicht ausgebildeten Speicherelektrode auf.
Erfindungsgemäß wird deshalb im Speicherkondensator als Zwischenschicht an kritischen Grenzflächen eine im Wesentlichen aus Kohlenstoff bestehende Schicht eingesetzt. Kohlenstoff zeichnet sich durch eine hohe Leitfähigkeit aus. Darüber hinaus lässt sich die Kohlenstoffabscheidung einfach, leicht und sauber, insbesondere mit Hilfe eines pyrolytischen Abscheideverfahrens vornehmen, wodurch sich dünne Kohlenstoffschichten ausbilden lassen. Kohlenstoff lässt sich aber auch wieder leicht und kontrollierbar aus ungewünschten Bereichen, z. B. durch Oxidation bei 850 °C in N₂/O₂ Atmosphäre entfernen und somit gut in den Standard-DRAM-Herstellungsprozess integrieren. Ferner zeichnet sich Kohlenstoff durch eine gute Kantenbedeckung aus, insbesondere auch bei Einbringung in Gräben mit einem hohen Aspektverhältnis, wie sie bei Grabenkondensatoren auftreten. Kohlenstoffschichten, vor allem reine Kohlenstoffschichten eignen sich hervorragend als Diffusionsbarriere auf einer dotierten Polysiliziumschicht, da sich eine ideale Grenzfläche ohne Grenzflächendefekte bzw. störender Zwischenablagerungen ergibt.
Im Folgenden wird die erfindungsgemäße Ausbildung einer ersten Ausführungsform eines Speicherkondensators mit einer im Wesentlichen aus Kohlenstoff bestehenden Zwischenschicht in einer Speicherelektrode am Beispiel eines Grabenkondensators dargestellt. Der Speicherkondensator kann jedoch auch eine andere Struktur, insbesondere eine andere dreidimensionale Struktur, z. B. eine Stapelstruktur aufweisen.
2 zeigt eine Ausführungsform einer DRAM-Zelle mit einem solchen erfindungsgemäßen Speicherkondensator 1 in Form eines Grabenkondensators. Der Grabenkondensator 1 ist dabei in einem vorzugsweise einkristallinen Silizium-Substrat 10 ausgebildet. Das Substrat ist vorzugsweise schwach p (p^–) dotiert, z. B. mit Bor (B). Im Silizium-Substrat 10 ist ein Graben 101 ausgeführt, der sich aus einem oberen Grabenbereich 111 und einem unteren Grabenbereich 112 zusammensetzt. Um den unteren Grabenbereich 112 herum ist eine stark n-(n⁺)-dotierte Schicht 102 beispielsweise durch Arsen-Dotierung ausgebildet. Diese n⁺-dotierte Schicht 102 stellt als „vergrabene Platte" die äußere Kondensatorelektrode des Graben-Kondensators 1 dar.
Im unteren Grabenbereich 112 ist ferner eine Speicherdielektrikum 103 auf der Grabenwandung vorgesehen. Das Speicherdielektrikum 103 besteht dabei aus einer dünnen Schicht oder auch einem dünnen Schichtenstapel mit hoher Dielektrizitätskonstante z.B. aus Oxid-Nitrid-Oxid oder einem High-k-Material.
Im oberen Grabenbereich 111 ist an die Dielektrikumsschicht 102 angrenzend eine Isolationsschicht 104 auf der Grabenwandung vorgesehen. Diese Isolationsschicht 104 verhindert, dass längs des Grabens 101 ein parasitärer Transistor zwischen dem Auswahltransistor 2 und der n⁺-dotierte Schicht 102 entsteht, der einen ungewünschten Leckstrom hervorrufen würde, welcher die Haltezeit der Ladungen im Grabenkondensator wesentlich verkürzen und damit in unerwünschter Weise die erforderliche Refresh-Frequenz der DRAM-Zelle erhöhen würde. Die Isolationsschicht 104 wird vorzugsweise durch ein Oxid oder Nitrid gebildet.
Im Silizium-Substrat 10 ist weiterhin eine n-dotierte Wanne 105 vorgesehen, die als leitende Verbindung der n⁺-dotierte Schicht 102 mit den n⁺-dotierte Schichten der weiteren DRAM-Zellen dient. Zur Isolation zwischen den DRAM-Zellen untereinander ist ein Isolationsgraben 106 (STI-Isolation) ausgebildet.
Der Graben 101 ist mit einer leitenden Schichtfolge 107 aufgefüllt, die die innere Kondensatorelektrode des Grabenkondensators bildet. Die Schichtenfolge 107 der inneren Kondensatorelektrode weist dabei eine erste Füllschicht 108 auf, die das Speicherdielektrikum 103 auf der Grabenwandung vollständig bedeckt. Die erste Füllschicht 108 besteht vorzugsweise aus mit Phosphor dotiertem Polysilizium, wodurch eine hohe Leitfähigkeit der Füllschicht gewährleistet ist.
Die erste Füllschicht 108 der inneren Kondensatorelektrode 107 wird wiederum von einer dünnen, vorzugsweise 1 bis 50 nm dicken Zwischenschicht 109 bedeckt, die an die Isolationsschicht 104 angrenzt und diese, wie in 2 dargestellt, vorzugsweise den an die Dielektrikumsschicht 103 angrenzenden Bereich bedeckt. Die Zwischenschicht 109 besteht dabei aus Kohlenstoff, vorzugsweise aus reinem Kohlenstoff und weist eine hohe Leitfähigkeit von ca. 1 mΩ cm auf. Gleichzeitig verhindert die Kohlenstoff-Zwischenschicht 109 eine Ausdiffusion von Material aus der darunter liegenden ersten Füllschicht 108, insbesondere wenn diese erste Füllschicht 108 aus Phosphor dotiertem Polysilizium besteht. Die Kohlenstoffschicht 109 bildet darüber hinaus eine perfekte Grenzfläche zur darunter liegenden ersten Füllschicht 108 aus, so dass ein gut leitendes Interface zwischen diesen Schichten entsteht.
Auf der Kohlenstoff-Zwischenschicht 109 ist eine weitere Elektrodenschicht 110 angeordnet, die den Graben 101 dann im Wesentlichen vollständig ausfüllt. Die zweite Elektrodenschicht 110 der inneren Kondensatorelektrode wird vorzugsweise aus mit Arsen dotiertes Polysilizium hergestellt. Auch hier bildet sich eine ideale Grenzfläche zur darunter liegenden Kohlenstoff-Zwischenschicht 108 aus, wodurch ein gut leitendes Interface entsteht.
Alternativ zu einer inneren Kondensatorelektrode bestehend aus einer Polysiliziumfüllung mit einer Kohlenstoff-Zwischenschicht lassen sich auch andere leitende Materialien als Elektrodenschichten, die von einer Kohlenstoff-Zwischenschicht getrennt werden, einsetzen. Statt der Dotierstoffe Arsen und Phosphor in den beiden Polysilizium-Elektrodenschichten können auch andere Dotierstoffe eingesetzt werden. Weiterhin besteht die Möglichkeit, unter der ersten mit Phosphor dotierten Polysiliziumfüllschicht zusätzlich eine Metallschicht zur Erhöhung der Speicherkapazität und Leitfähigkeit, vorzugsweise direkt auf dem Dielektrikum 103 aufzubringen. Eine solche Metallschicht kann ferner auch zwischen der Dielektrikumsschicht 103 und der äußeren Kondensatorelektrode 102 zur Verbesserung der Kondensatorkapazität vorgesehen sein.
Der Auswahl-Transistor 2 der DRAM-Zelle in der in 2 gezeigten Ausführungsform weist zwei Diffusionsbereiche 201, 202 auf, die durch Implantieren von n-Dotieratomen in das Silizium-Substrat 10 erzeugt und durch einen Kanal 203 getrennt werden. Der erste Diffusionsbereich 201 dient als erste Source/Drain-Elektrode 21 des Auswahltransistors 2 und ist durch eine Kontaktschicht 204 mit der Bitleitung 6 verbunden. Der zweite Diffusionsbereich 202 dient als zweite Source/Drain-Elektrode 22 des Auswahltransistors 2 und ist durch eine Kondensatoranschlussschicht 205, die den „buried strap" bildet, an die obere Füllschicht 110, die Teil der inneren Speicherelektrode 12 des Graben-Kondensators 1 ist, angeschlossen.
Der Kanal 203 zwischen dem ersten Diffusionsbereich 201 und dem zweiten Diffusionsbereich 202 ist durch eine dielektrische Schicht 206 von einer Gate-Elektrodenschicht 207 abgetrennt, die Teil der Wortleitung 7 ist. Die Gate-Elektrodenschicht 207 und die Wortleitung 7 sind von der Bitleitung 6 und der Kontaktschicht 204 durch eine Isolationsschicht 208 getrennt.
Ein Ein- und Auslesevorgang in der DRAM-Zelle wird durch die Wortleitung 7 gesteuert, die mit der Gate-Elektrodenschicht 207 des Auswahltransistors 2 verbunden ist, um durch Anlegen einer Spannung einen Stromleitung im Kanal 203 zwischen den dem ersten und dem zweiten Diffusionsgebieten 201, 202 herzustellen, so dass Informationen in Form von Ladungen in die innere Speicherelektrode 107 im Graben 101 des Graben-Kondensators 1 über die Anschlussschicht 205 ein- und ausgelesen werden können.
Die erfindungsgemäße Ausgestaltung des Speicherkondensators mit einer Kohlenstoff-Zwischenschicht in einer Speicherelektrode ist einfach in die bekannten DRAM-Prozessabläufe integrierbar. Im Weiteren wird die Herstellung eines Grabenkondensatorpaars im Rahmen eines Standard-DRAM-Prozessablaufes dargestellt. Es besteht jedoch die Möglichkeit, die Ausbildung des Speicherkondensators mit einer Kohlenstoff-Zwischenschicht in einer Speicherelektrode mittels anderer bekannter DRAM-Prozessabläufe auszuführen.
Die 3A bis 3F zeigen jeweils schematisch Querschnitte von aufeinander folgenden Prozessstadien bei der Ausbildung von Speicherkondensatoren im Rahmen eines Standard-DRAM-Prozesses.
Wie in 3A dargestellt, werden in einem ersten Prozessschritt die Gräben für die Grabenkondensatoren in einem p^–-dotierten Siliziumsubstrat S1 ausgebildet. Hierzu werden nacheinander eine Oxidschicht S2 und eine Nitridschicht S3 auf der Siliziumoberfläche erzeugt. Anschließend werden mit einer Maskenschicht die Bereiche der Grabenkondensatoren auf der Siliziumoberfläche in bekannter Weise festgelegt und dann durch eine erste anisotrope Ätzung Gräben mit einer Tiefe von ca. 10 μm erzeugt. 3A zeigt einen Querschnitt durch die Siliziumscheibe nach der Grabenätzung.
In einem nächsten Prozessschritt wird dann die äußere Kondensatorelektrode, die als vergrabene Platte ausgebildet ist, erzeugt. Hierzu wird eine Dotierschicht S4, z. B. Arsenglas auf der Grabenwandung abgeschieden und dann die Gräben mit Fotolack S5 bis zu dem unteren Grabenabschnitt aufgefüllt, um den herum die vergrabene Platte ausgebildet werden soll. Anschließend wird dann die Dotierschicht S4 im vom Fotolack nicht abgedeckten Bereich wieder entfernt und durch Ausheizen Dotiermaterial, bei einer Arsenglasschicht Arsen in das umliegende Siliziumsubstrat S1 ausdiffundiert, so dass sich um den unteren Bereich des Grabens eine n⁺-dotierte Schicht S6 ergibt. Ein Querschnitt durch die Speicherkondensatoren nach diesem Prozessschritt ist in 3B gezeigt.
Anschließend werden dann der Fotolack S5 und die verbleibende Dotierschicht S4 wieder aus den Gräben entfernt und in einem nächsten Schritt das Dielektrikum S7 erzeugt. Hierzu wird z. B. eine ONO-Abscheidung vorgenommen. Anschließend werden die Gräben mit einer ersten leitenden Schicht S8, vorzugsweise mit Phosphor dotiertem Polysilizium aufgefüllt, das chemisch mechanisch zurückpoliert wird, sodass die Füllung auf die Gräben begrenzt bleibt. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3C gezeigt.
In einer weiteren Prozessfolge wird dann die Polysiliziumfüllung in die Gräben bis unter den Bereich, an dem die vergra bene Platte S6 beginnt, zurückgeätzt. Anschließend wird dann die Dielektrikumsschicht S7 von der freigelegten Grabenwandung entfernt und eine Isolationsschicht S9 auf diesen freigelegten Grabenabschnitten, vorzugsweise eine Siliziumoxidschicht erzeugt. Ein Querschnitt durch die Siliziumscheibe nach der Ausbildung der so genannten Collar-Schicht ist in 3D dargestellt.
In einem weiteren Prozessschritt wird dann die kohlenstoffhaltige Zwischenschicht S10 erzeugt. Hierzu wird pyrolytisch eine dünne Kohlenstoffschicht mit einer Dicke von vorzugsweise 1 bis 50 nm auf der freiliegenden Oberfläche abgeschieden und anschließend dann die Gräben mit Fotolack S11 aufgefüllt. Diese Fotolackfüllung S11 wird dann in die Gräben so weit zurückgeätzt, dass die Kohlenstoffschicht S11 im oberen Grabenbereich freigelegt ist. Die Kohlenstoffschicht S11 wird dann in den freigelegten Wandungsbereichen entfernt, z. B. durch Oxidation bei einer Temperatur von 850 °C in N₂/O₂ Atmosphäre. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3E gezeigt.
Anschließend wird dann der verbleibende Fotolack S11 wieder aus den Gräben entfernt und die Gräben mit einem weiteren leitenden Material, vorzugsweise Arsen dotiertem Polysilizium S12 aufgefüllt, um so die innere Speicherelektrode des Grabenkondensators, bestehend aus der Schichtenfolge Phosphor dotiertes Polysilizium S8, Kohlenstoff S10 und Arsen dotiertes Polysilizium S12 zu vervollständigen. Ein Querschnitt durch die Siliziumscheibe nach dem chemisch-mechanischen Polieren der Arsen dotierten Polysiliziumschicht S12 ist in 3F dargestellt.
Zur Vervollständigung der Speicherzelle im Rahmen des Standard-DRAM-Prozesses werden dann an die Grabenkondensatoren angrenzend Auswahltransistoren erzeugt, wobei über den so genannten „buried strap" eine Verbindung zwischen der Arsen dotierten Polysiliziumfüllung S12 im Graben, die Teil der inne ren Speicherelektrode ist, und einem Diffusionsbereich des Auswahltransistors hergestellt wird.
Durch das dargestellte Verfahren wird auf einfache Weise eine kohlenstoffhaltige Zwischenschicht zwischen zwei Elektrodenschichten der einen Speicherelektrode erzeugt, wobei die Kohlenstoffschicht sich durch eine perfekte Grenzfläche mit den beiden Elektrodenschichten und eine hohe Leitfähigkeit bei gleichzeitiger Verhinderung von Diffusion von Material durch die Zwischenschicht hindurch auszeichnet. Das dargestellte Verfahren ist dabei nicht auf einen DRAM-Herstellungsprozess beschränkt, sondern kann zur Ausbildung von anderen bekannten Bauelementen mit Speicherkondensatoren verwendet werden.
In Folgendem wird die erfindungsgemäße Ausbildung einer zweiten Ausführungsform eines Speicherkondensators mit einer im Wesentlichen aus Kohlenstoff bestehenden Zwischenschicht zwischen einer eine Metallschicht aufweisenden Speicherelektrode und dem angrenzenden Dielektrikum am Beispiel eines Grabenkondensators erläutert. Der Speicherkondensator kann jedoch auch wiederum auch eine andere Struktur, insbesondere eine andere dreidimensionale Struktur, wie z. B. eine Stapelstruktur aufweisen. 4 zeigt eine Ausführungsform einer DRAM-Zelle mit einem solchen erfindungsgemäßen Speicherkondensator 1 in Form eines Grabenkondensators. Der Grabenkondensator gemäß 4 entspricht dabei im Wesentlichen dem Grabenkondensator, wie er in 2 dargestellt ist. Gleiche Schichten und Bauelemente sind deshalb auch mit gleichen Bezugszeichen versehen.
Die leitende Schichtfolge 107 im Graben 101 gemäß der Ausführungsform nach 4 ist jedoch im Gegensatz zu der in 2 dargestellten Ausführungsform nicht auf der Dielektrikumsschicht 103 direkt, sondern durch eine dünne, vorzugsweise 0,5 bis 10 nm dicke Zwischenschicht 119 getrennt ausgebildet.
Diese Zwischenschicht 119 bedeckt die Dielektrikumsschicht 103 und besteht aus Kohlenstoff, vorzugsweise aus reinem Koh lenstoff mit einer hohen Leitfähigkeit von ca. 1mΩ cm. Die Dielektrikumsschicht 103 besteht dabei vorzugsweise aus einem High-k-Dielektrikum, wobei bevorzugte Materialien binäre Oxide wie Aluminiumoxid (Al₂O₃), Tantaloxid (Ta₂O₅), Hafniumoxid (HfO₂), sowie Zirkoniumoxid (ZrO₂) sind. Zum Einsatz können auch Lanthanoxid (La₂O₃) oder Yttriumoxid (Y₂O₃) kommen. Weiterhin kommen als High-k-Dielektrika Aluminiumoxidverbindungen in Frage. Hierbei eignen sich insbesondere Verbindungen mit Hafnium, Zirkonium, Lanthan, beispielsweise Hf-Al-O, Zr-Al-O, oder La-Al-O. Ferner können High-k-Dielektrika auch aus Silikatverbindungen, wie z. B. Hf-Si-O, Zr-Si-O, La-Si-O oder Y-I-O hergestellt werden. Als High-k-Dielektrika eignen sich darüber hinaus weitere Einzel- oder Mischoxide, wie z. B. Nitride der vierten oder fünften Nebengruppe, sowie der dritten oder vierten Hauptgruppe.
Als erste Füllschicht 108 der inneren Kondensatorelektrode 107 wird vorzugsweise eine Metallschicht, z. B. eine Titannitridschicht eingesetzt. Die Kohlenstoffschicht 119 bietet eine perfekte Grenzfläche zwischen der Dielektrikumsschicht 103 und der ersten Füllschicht 108, so dass gut leitende Grenzflächen zwischen diesen Schichten entsteht. Darüber hinaus sorgt die Kohlenstoffschicht für eine hohe thermische Stabilität, insbesondere dann, wenn die Füllschicht 108 eine Metallschicht ist.
Alternativ zu der gezeigten Ausführungsform kann die innere Kondensatorelektrode 107 auch ganz aus einer Metallschicht bestehen, so dass auf die mehrschichtige Ausbildung, wie sie in 4 gezeigt wird, verzichtet werden kann. Auch kann bei einem Mehrschichtenaufbau der inneren Kondensatorelektrode 107 auf die zwischen den Elektrodenschichten vorgesehene Kohlenstoff-Zwischenschicht 109 verzichtet werden.
Das Verfahren zum Herstellen eines Grabenkondensatorpaares mit einer Kohlenstoffzwischenschicht zwischen der Dielektrikumsschicht und der inneren Kondensatorelektrode ist in den
5A bis 5F gezeigt. Der Verfahrensablauf entspricht dabei weitgehend dem anhand der 3A bis 3F dargestellten Verfahrensablauf, so dass gleiche Schichten mit gleichen Bezugszeichen versehen sind.
Zum Unterschied zu dem anhand 3A bis 3F dargestellten Verfahrensablauf wird jedoch nach dem Aufbringen der Dielektrikumsschicht S7, die bevorzugt aus einem High-k-Dielektrikum gebildet wird, eine weitere dünne kohlenstoffhaltige Zwischenschicht S20 aufgebracht. Anschließend werden dann die Gräben mit einer ersten leitenden Schicht S18, die vorzugsweise eine Metallschicht, z. B. eine Titannitridschicht ist, aufgefüllt. Der Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 5C dargestellt.
Die weitere Prozessfolge entspricht der anhand 3A bis 3F dargestellten Prozessfolge, wobei jedoch, wie in 5D gezeigt ist, zum Aufbringen der Isolationsschicht S9 die Grabenwandung freigelegt wird, indem neben der Dielektrikumsschicht S7 und der Füllschicht S8 auch die dazwischen angeordnete, kohlenstoffhaltige Zwischenschicht S20 zurückgeätzt wird.
Durch die erfindungsgemäße Vorgehensweise ist es auf einfache Weise möglich, eine kohlenstoffhaltige Zwischenschicht zwischen der Dielektrikumsschicht und einer Elektrodenschicht der Speicherelektrode zu erzeugen. Die Kohlenstoffschicht sorgt für eine perfekte Grenzfläche zwischen den Schichten und somit für eine hohe Leitfähigkeit. Gleichzeitig wird eine Diffusion vom Material zwischen den Schichten verhindert. Die Kohlenstoffschicht ermöglicht es ferner, als Dielektrikum ein High-k-Dielektrikum einzusetzen und darauf als Elektrodenschicht eine Metallschichten anzubringen.
Im Folgenden wird die erfindungsgemäße Ausbildung einer dritten Ausführungsform des Speicherkondensators mit einer im We sentlichen aus Kohlenstoff bestehenden Zwischenschicht zwischen dem Substrat und einer Speicherelektrode wiederum am Beispiel eines Grabenkondensators dargestellt. Auch hier können andere Strukturen, insbesondere andere dreidimensionalen Strukturen wie Stapelstrukturen eingesetzt werden.
Die in 6 gezeigte Ausführungsform entspricht dabei weitgehend der in 2 gezeigten Ausführungsform, so dass gleiche Schichten bzw. Bauelemente mit gleichen Bezugszeichen versehen werden. Zum Unterschied zu der in 2 dargestellten Ausführungsform weist jedoch die äußere Kondensatorelektrode des Grabenkondensators zusätzlich zur n⁺-dotierten Schicht 102, die die vergrabene Platte darstellt, eine Metallschicht 122, z. B. eine Titannitridschicht auf, die auf der Dielektrikumsschicht 103, die wiederum vorzugsweise ein High-k-Dielektrikum ist, aufgebracht ist. Zwischen der n⁺-dotierten Schicht 102 der äußeren Kondensatorelektrode und der Metallschicht 122 ist eine weitere dünne, vorzugsweise 0,5 bis 10 nm dicke Zwischenschicht, die aus Kohlenstoff, vorzugsweise aus reinem Kohlenstoff besteht, vorgesehen. Diese Kohlenstoff-Zwischenschicht 129 sorgt für eine ideale Grenzfläche zwischen der Metallschicht 122 und der n⁺-dotierten Schicht 102 und damit für einen geringen Kontaktwiderstand.
Insbesondere wird durch die Kohlenstoff-Zwischenschicht 129 auch die Ausbildung einer störenden Oxidschicht zwischen der Metallschicht und dem Silizium, die sich üblicherweise bei der Aufbringung von Metallschichten auf Silizium ergibt, vermieden.
Alternativ zu der in 6 gezeigten Ausführungsform besteht auch die Möglichkeit, auf die n⁺-dotierte Schicht 102 der äußeren Kondensatorelektrode zu verzichten und die Metallschicht 122 über die Kohlenstoff-Zwischenschicht 129 direkt mit dem Siliziumsubstrat zu verbinden. Weiterhin kann, wie in der Ausführungsform gemäß 4 dargestellt, auch die innere Kondensatorelektrode eine Metallschicht aufweisen, die wiederum vorzugsweise durch eine Kohlenstoff-Zwischenschicht, wie in 4 dargestellt, von der Dielektrikumsschicht getrennt ist.
Die erfindungsgemäße Ausgestaltung des Speicherkondensators mit einer Kohlenstoff-Zwischenschicht zwischen dem Substrat und der einen Speicherelektrode lässt sich wiederum einfach in die bekannten DRAM-Prozessabläufe integrieren. Ein möglicher Prozessablauf ist in den 7A bis 7F dargestellt. Dieser Prozessablauf entspricht weitgehend dem in 3A bis 3F dargestellten Prozessablauf. Gleiche Schichten sind deshalb auch wiederum mit gleichen Bezugszeichen versehen.
Die Prozessfolge zur Ausbildung der dritten Ausbildungsform weicht aber von der anhand 3A bis 3F gezeigten Prozessfolge in dem in 7C gezeigten Prozessschritt ab. Gemäß dem in 7C dargestellten Prozessabbild wird vor dem Aufbringen der Dielektrikumsschicht S7 eine dünne Kohlenstoffschicht S30 vorzugsweise mit einer Dicke von 0,5 bis 10 nm abgeschieden. Anschließend wird dann eine dünne Metallschicht S16 aufgebracht und dann die Dielektrikumsschicht S7 abgeschieden. Zum Schluss werden die Gräben mit der Füllschicht S8 aufgefüllt.
Zur Ausbildung der Isolationsschicht S108, wie sie in 7 D dargestellt ist, wird dann die gesamte, aufgebrachte Schichtenfolge aus Kohlenstoffschicht S30, Metallschicht S16, Dielektrikumsschicht S7 und Füllschicht S8 zurückgeätzt, um die obere Grabenwandung freizulegen und hier eine Siliziumoxidschicht zu erzeugen. Die weitere Prozessfolge entspricht dann der in 3A bis 3F gezeigten Prozessfolge.
Mit der dargestellten Vorgehensweise ist es auf einfache Weise möglich, eine kohlenstoffhaltige Zwischenschicht zwischen dem Substrat und einer Speicherelektrode des Speicherkondensators zu erzeugen, wobei die Kohlenstoffschicht eine perfek te Grenzfläche erzeugt und gleichzeitig eine Diffusion vom Material zwischen den Schichten verhindert.
Es liegt weiterhin im Rahmen der Erfindung, über die oben genannten Ausführungsbeispiele hinaus, die angegebenen Abmessungen und Konzentrationen, Materialien und Prozesse in geeigneter Weise zu modifizieren, um den erfindungsgemäßen Speicherkondensator mit kohlenstoffhaltiger Zwischenschicht herzustellen. Insbesondere kann dabei auf alle bekannten Prozessfolgen zur Ausbildung von Speicherkondensatoren im Rahmen von DRAM-Herstellungsprozessen zurückgegriffen werden.
Weiterhin besteht die Möglichkeit, den Leitfähigkeitstyp der dotierten Gebiete in der Bauelementstruktur komplementär auszuführen. Ferner können die angegebenen Materialien zur Ausbildung der verschiedenen Schichten durch andere in diesem Zusammenhang bekannte Materialien ersetzt werden. In der dargestellten Schichtenfolge können außerdem weitere nicht gezeigte Schichten eingebracht werden. Ferner können in geeigneter Weise die Maskenfolgen in den dargestellten Strukturprozessen abgeändert werden, ohne den Bereich der Erfindung zu verlassen.

Claims

Speicherkondensator, insbesondere zur Verwendung in einer Speicherzelle, mit zwei Speicherelektroden (102, 107), einem zwischen den beiden Speicherelektroden angeordneten Dielektrikum (103), und einer Zwischenschicht (109, 119, 129), die im Wesentlichen aus Kohlenstoff besteht.
Speicherkondensator gemäß Anspruch 1, wobei die eine Speicherelektrode (107) eine erste Elektrodenschicht (108), die auf der ersten Elektrodenschicht angeordnete Zwischenschicht (109), die im Wesentlichen aus Kohlenstoff besteht, und eine zweite auf der Zwischenschicht angeordnete Elektrodenschicht (110) aufweist.
Speicherkondensator gemäß Anspruch 2, wobei die Zwischenschicht (109) eine reine Kohlenstoffschicht ist.
Speicherkondensator gemäß Anspruch 2 oder 3, wobei die Zwischenschicht (109) 1 bis 50 nm dick ist.
Speicherkondensator gemäß einem der Ansprüche 2 bis 4, wobei die erste Elektrodenschicht (108) aus mit Phosphor dotiertem Polysilizum besteht.
Speicherkondensator gemäß einem der Ansprüche 2 bis 5, wobei die zweite Elektrodenschicht (110) aus mit Arsen dotiertem Polysilizium besteht.
Speicherkondensator gemäß einem der Ansprüche 2 bis 6, wobei ein Graben (101) in einem Substrat (10) ausgeführt ist, wobei die eine Speicherelektrode (102) als Außenelektrode im Substrat um den Graben herum in einem unteren Grabenbereich ausgebildet ist, wobei das Dielektrikum (103) auf der Grabenwandung in dem unteren Grabenbereich ausgeführt ist, wobei eine Isolationsschicht (105) an das Dielektrikum (103) angrenzend auf der Grabenwandung in einem oberen Grabenbereich ausgebildet ist, und wobei die zweite Speicherelektrode (107) als Innenelektrode im Graben ausgebildet ist, wobei die erste Elektrodenschicht (108) das Dielektrikum (103) abdeckt, die auf der ersten Elektrodenschicht (108) angeordnete Zwischenschicht (109) an die Isolationsschicht (105) angrenzt und die zweite auf der Zwischenschicht angeordnete Elektrodenschicht (110) den Graben im Wesentlichen auffüllt.
DRAM-Speicherbaustein mit DRAM-Speicherzellen, die jeweils einen Speicherkondensator gemäß Anspruch 7 und einen Auswahltransistor aufweisen, wobei der Auswahltransistor eine erste und eine zweite Source/Drain-Elektrode (201, 222) und eine Gate-Elektrode (206, 207) aufweist und die eine Source/Drain-Elektrode des Auswahltransistors elektrisch leitend mit der Innenelektrode (107) des Speicherkondensators verbunden ist.
Speicherkondensator gemäß Anspruch 1, wobei die eine Speicherelektrode (102) eine Metallschicht (122) aufweist, und wobei die im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht (129) zwischen der Metallschicht und einem Substrat (10) vorgesehen ist.
Speicherkondensator gemäß Anspruch 9, wobei die Zwischenschicht (129) eine reine Kohlenstoffschicht ist.
Speicherkondensator gemäß Anspruch 9 oder 10, wobei die Zwischenschicht (129) 0,5 bis 10 nm dick ist.
Speicherkondensator gemäß einem der Ansprüche 9 bis 11, wobei das Substrat (10) ein Siliziumsubstrat ist.
Speicherkondensator gemäß Anspruch 1, wobei die eine Speicherelektrode (107) eine Metallschicht (108) aufweist, und wobei eine im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht (119) zwischen der Metallschicht und dem Dielektrikum (103) vorgesehen ist.
Speicherkondensator gemäß Anspruch 13, wobei die Zwischenschicht (119) eine reine Kohlenstoffschicht ist.
Speicherkondensator gemäß Anspruch 13 oder 14, wobei die Zwischenschicht (119) 0,5 bis 10 nm dick ist.
Speicherkondensator gemäß einem der Ansprüche 13 bis 15, wobei das Dielektrikum (103) ein High-k-Dielektrikum ist.
Verfahren zum Herstellen eines Speicherkondensators, insbesondere zur Verwendung in einer Speicherzelle, wobei zwei Speicherelektroden, ein zwischen den beiden Speicherelektroden angeordnetes Dielektrikum und eine Zwischenschicht im Wesentlichen aus Kohlenstoff bestehend ausgebildet werden.
Verfahren gemäß Anspruch 17, wobei die eine Speicherelektrode mit einer ersten Elektrodenschicht, der auf der ersten Elektrodenschicht angeordneten Zwischenschicht, die im Wesentlichen aus Kohlenstoff besteht, und einer zweiten auf der Zwischenschicht angeordneten Elektrodenschicht ausgebildet wird.
Verfahren gemäß Anspruch 18, wobei die Zwischenschicht als eine reine Kohlenstoffschicht ausgebildet wird.
Verfahren gemäß Anspruch 18 oder 19, wobei die Zwischenschicht in einer Dicke von 1 bis 50 nm aufgebracht wird.
Verfahren gemäß einem der Ansprüche 18 bis 20, wobei die Zwischenschicht pyrolitisch aufgebracht wird.
Verfahren gemäß einem der Ansprüche 18 bis 21, wobei die erste Elektrodenschicht aus mit Phosphor dotiertem Polysilizium ausgebildet wird.
Verfahren gemäß einem der Ansprüche 18 bis 22, wobei die zweite Elektrodenschicht aus mit Arsen dotiertem Polysilizium ausgebildet wird.
Verfahren gemäß einem der Ansprüche 18 bis 23, wobei ein Graben in einem Substrat ausgeführt wird, wobei die eine Speicherelektrode als Außenelektrode im Substrat um den Graben herum in einem unteren Grabenbereich ausgebildet wird, wobei das Dielektrikum auf der Grabenwandung aufgebracht wird, wobei der Graben mit der ersten Elektrodenschicht aufgefüllt wird, wobei die ersten Elektrodenschicht aus einem oberen Grabenbereich entfernt wird, wobei das an der Grabenwandung freigelegte Dielektrikum entfernt wird, wobei eine Isolationsschicht an das Dielektrikum angrenzend auf der Grabenwandung in dem oberen Grabenbereich ausgebracht wird, wobei die Zwischenschicht abgeschieden wird, wobei die erste Elektrodenschicht vollständig und die Isolationsschicht wenigstens teilweise bedeckt werden, und wobei der Graben mit der zweiten Elektrodenschicht aufgefüllt wird.
Verfahren gemäß Anspruch 17, wobei die eine Speicherelektrode mit einer Metallschicht ausgebildet wird, wobei die im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht zwischen der Metallschicht und einem Substrat ausgebildet wird.
Verfahren gemäß Anspruch 25, wobei die Zwischenschicht eine reine Kohlenstoffschicht ist.
Verfahren gemäß Anspruch 24 oder 25, wobei die Zwischenschicht 0,5 bis 10 nm dick ist.
Verfahren gemäß einem der Ansprüche 25 bis 27, wobei das Substrat ein Siliziumsubstrat ist.
Verfahren gemäß Anspruch 17, wobei die eine Speicherelektrode mit einer Metallschicht ausgebildet wird, wobei die im Wesentlichen aus Kohlenstoff bestehende Zwischenschicht zwischen der Metallschicht und dem Dielektrikum ausgebildet wird.
Verfahren gemäß Anspruch 31, wobei die Zwischenschicht eine reine Kohlenstoffschicht ist.
Verfahren gemäß Anspruch 29 oder 30, wobei die Zwischenschicht 0,5 bis 10 nm dick ist.
Verfahren gemäß einem der Ansprüche 29 bis 31, wobei das Dielektrikum ein High-k-Dielektrikum ist.