JP2004503927A - 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法 - Google Patents
微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法 Download PDFInfo
- Publication number
- JP2004503927A JP2004503927A JP2002511022A JP2002511022A JP2004503927A JP 2004503927 A JP2004503927 A JP 2004503927A JP 2002511022 A JP2002511022 A JP 2002511022A JP 2002511022 A JP2002511022 A JP 2002511022A JP 2004503927 A JP2004503927 A JP 2004503927A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resin
- pattern
- integrated circuit
- circuit stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Abstract
本発明においては、硬質マスク（３’）の直下において大きな半導体パターンを形成するように構成された放射感応性樹脂部分（４’）と、半導体層（２）内に微細パターンを形成するための粒子衝撃感応性樹脂（６）と、を使用する。大きな半導体パターンと微細パターンとは、隣接させることができる。第１樹脂パターンは、露光によって、全体的にかつ迅速に露光される。一方、粒子衝撃は、高精度でもって微細パターンを形成することができる。さらなる硬質マスク（９）を、第２樹脂（６）の成膜前に、形成する。さらなる硬質マスク（９）は、大きなパターンの周囲に側部（１０）を有したものとして形成する。側部（１０）は、大きなパターンを、エッチング時の側方攻撃から保護する。
Description
【０００１】
【発明の属する技術分野】
本発明の主題は、特に半導体からなるような、微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法である。
【０００２】
【従来の技術および発明が解決しようとする課題】
この技術は、半導体層をエッチングすることによって、集積回路の一部となる隔離パターンだけを残すものとして、公知である。これは、特に、半導体層上に硬質マスクを成膜し、その後、マスクを、エッチングから保護されるべきパターンをシールドするようにして残しつつ、エッチングすべき部分からは除去することによって得られる。不要な箇所においてマスクを除去するに際しては、保護することが必要なマスク部分上に樹脂を成膜した後に、通常は、他のエッチングステージが行われる。樹脂は、露光される連続層として成膜される。言い換えれば、樹脂層は、いわゆる『ネガ型』樹脂であるか『ポジ型』樹脂であるかに応じて、マスクによって保護される部分とマスクによって保護されない部分とのいずれかにおいて、感光性となる条件とされる。その後の樹脂現像ステージにおいて、マスクによって保護すべき部分以外の場所から、樹脂が除去される。最後に、マスクのエッチングが完了した後に、樹脂の残部が除去される。
【０００３】
樹脂を露光するするに際しては、２つの主要プロセスが存在する。すなわち、とりわけ紫外光やＸ線による放射といったような放射と、とりわけ電子やイオン等による粒子衝撃といったような多くの場合ビーム走査が行われる粒子衝撃と、が存在する。実際には、樹脂の組成に応じて、樹脂は、上記２つのプロセスのうちのどちらかに感応性となる。放射の場合には、樹脂を全体的に露光することができ、したがって、１回でパターンを区画することができる。他方、放射の場合には、高寸法精度でもって半導体パターンを得ることができないことに注意されたい。このため、微細パターンを形成することが要望されているときには、不正確さが多くなることのために、放射は、不適切なものとなる。
【０００４】
これに対し、粒子衝撃の場合には、高精度でもってパターンを得ることができる。しかしながら、樹脂をゆっくりとしか露光することができない。ビームを、露光すべき表面全体にわたって、徐々に移動させる必要がある。ワイドパターンと微細パターンとが混在する場合には、微細パターンの存在のために、一般的には、粒子衝撃を使用することが必要とされ、そのため、製造時間が過度に長くなってしまう。
【０００５】
したがって、この技術分野においては、集積回路ステージにおけるワイドパターン（典型的には、１００ｎｍ幅）の形成に放射を使用しかつ微細パターン（典型的には、２０ｎｍ幅）の形成に粒子衝撃を使用するといったようにして、微細パターンの形成に関して放射がダメージを与えないようにしつつ、また、必要以上にステージ形成時間を長くすることがないよう微細パターンに関してのみ粒子衝撃を適用しつつ、放射と粒子衝撃とを組み合わせて使用することが有効である。
【０００６】
Ｔｅｄｅｓｃｏ 氏他による“Ｒｅｓｉｓｔ ｐｒｏｃｅｓｓ ｏｆ ｈｙｂｒｉｄ （ｅｌｅｃｔｒｏｎ−ｂｅａｍ／ｄｅｅｐ
ｕｌｔｒａｖｉｏｌｅｔ） ｌｉｔｈｏｇｒａｐｈｙ”， Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，
Ｂ１６（６）， Ｎｏｖ−Ｄｅｃｅｍｂｅｒ １９９８， ｐｐ ３６７６−３６８３ という文献においては、放射と粒子ビームとの双方に関して露光され得るような『混合型』樹脂を使用するという可能性について言及されている。しかしながら、そのような樹脂は、一方の露光プロセスに対しても、また、他方の露光プロセスに対しても、最適ではない。
【０００７】
高精度でもって微細パターンをエッチングするに際して、樹脂に代えて硬質マスクを使用することも、また、提案されている。しかしながら、樹脂の方が、使用が簡便である。
【０００８】
欧州特許出願公開明細書第０ ７７９ ５５６号は、特に半導体からなる複数のパターンを有した集積回路ステージを形成するための方法であって、複数のパターンの中のいくつかの第１パターンは、しきい値よりも大きな幅を有し、かつ、複数のパターンの中のいくつかの第２パターンは、しきい値よりも小さな幅を有したものとされている場合に、基板上に、パターン材料層を成膜し、このパターン材料層上に、マスクを成膜し、その後、このマスク上に、上部層を成膜し、第１樹脂を成膜した後に、この第１樹脂を露光して現像することによって、形成されるべき第１パターン上にだけ、第１樹脂を残し、上部層をエッチングし、第１樹脂を除去し、第２樹脂を成膜した後に、この第２樹脂を露光して現像することによって、形成されるべき第２パターン上にだけ、第２樹脂を残し、マスクを、露出されている部分に関して、エッチングし、パターン材料層を、露出されている部分に関して、エッチングし、これにより、第１パターンおよび第２パターンを形成し、第２樹脂を除去する、という集積回路ステージ形成方法に関するものである。
【０００９】
第１パターンと第２パターンとは、隣接させることができる。既に開示されている技術においては、第１樹脂は、通常、放射によって露光され得るものとされ、第２樹脂は、粒子衝撃によって露光され得るものとされる。第１の場合においては、上部層のエッチングを開始する前に、また、第２の場合においては、パターン材料層のエッチングを開始する前に、露光された樹脂が現像される。
【００１０】
上部層は、パターン材料から形成されるとともに、パターン材料のエッチング時に完全に除去されることが有利である。
【００１１】
【課題を解決するための手段】
本発明は、上部層のエッチング後に、さらに、露出されている部分に関してマスクをもエッチングし、その後、第１樹脂の除去後に、第２マスクを成膜し、第２樹脂の成膜後に、第２マスクを、露出されている部分に関して、エッチングすることによって、欧州特許出願公開明細書第０ ７７９ ５５６号に記載されたタイプの方法を完成させることを意図している。
【００１２】
実際、第２マスクは、パターン材料層上に成膜された第１マスクの残留物の周囲に、側部を形成することができ、これら側部は、パターン材料層のエッチングが行われるまでは、残っている。
【００１３】
この格別の方法による１つの効果は、第２マスクの側部の下方に幅広ベースを有したものとして、第１パターンを形成できることである。これは、第１パターンがＭＯＳトランジスタである場合には、有利である。
【００１４】
他の効果は、パターン材料層のエッチング時に受けてしまうこととなる側方攻撃から第１パターンを保護することによって、ワイドパターン（第１パターン）の幅を維持することである。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明を何ら限定するものではない実用的ないくつかの実施形態について、詳細に説明する。
【００１６】
図１Ａにおいては、酸化シリコン（ＳｉＯ２ ）からなるバリア層とすることができる基板（１）上に、多結晶シリコンまたは窒化シリコンから形成することができる半導体層（２）が、成膜されている。半導体層（２）においては、半導体ゲートパターンをエッチングする必要がある。さらに、半導体層（２）上には、酸化シリコンから形成することができる硬質マスク（３）が、成膜されている。そして、硬質マスク（３）上には、可能であれば半導体層（２）と同じ組成のものから形成された上部半導体層（４）が、成膜されている。
【００１７】
次に、図１Ｂに示すように、放射感応性樹脂（５）が、上部半導体層（４）のうちの、半導体層（２）内においてエッチング形成されることとなるワイドパターンを被覆する部分だけを残すように、成膜され露光されそして現像される。
【００１８】
その後、図１Ｃに示すようにして、上部半導体層（４）の初期エッチングが行われる。ただし、上部半導体層（４）のうち、放射感応性樹脂（５）によって被覆されている部分については、残される。
【００１９】
次に、放射感応性樹脂（５）を、例えば酸素プラズマに曝すことによって、除去することができる。その後、この時点では露出されている硬質マスク（３）上に、粒子感応性樹脂（６）を成膜し、露光と現像とを行うことによって、半導体層（２）内にエッチング形成すべき微細パターン上においてのみ、粒子感応性樹脂（６）を残す。この状態が、図１Ｄに示されている。ワイドパターンの上方に残っている半導体層（４）の残留物（４’）は、樹脂（６）が現像されて除去される際には、攻撃されることがないあるいはわずかしか攻撃されることがない。
【００２０】
図１Ｅは、次なるステージを示しており、このステージにおいては、硬質マスク（３）の露出部分をエッチングし、後工程において半導体層（２）内に形成されるワイドパターンと微細パターンとに対応する部分だけを残す。これにより、ワイドパターンに対応した残留物（３’）と、微細パターンに対応した残留物（３”）と、が形成される。残留物（３’）は、上部半導体層（４）の残留物（４’）によって保護されており、残留物（３”）は、粒子感応性樹脂（６）によって保護されている。
【００２１】
図１Ｆは、このプロセスの終了時点において得られた状態を示している。この時点では、樹脂（６）は、例えば酸素プラズマによって、既に除去されており、半導体材料をエッチングすることによって、硬質マスクの残留物（３’，３”）の下側に位置したワイドパターン（２’）および微細パターン（２”）においてのみ、半導体材料が残されている。硬質マスクの残留物（３’，３”）は、他のステップによって後に形成される集積回路内において電気絶縁を形成し得るよう、残されている。ＨＢｒ、Ｃｌ２、Ｏ２、または、ＣＦ４Ｏ２の中の１つを利用することによって、化学的異方性エッチングを使用することができる。ワイドパターン（２’）の残留物（３’）は、実際には、いくらか攻撃されることもあり、そのため、残留物（３”）よりも薄いものとなり得る。しかしながら、このことは、許容可能である。
【００２２】
図２Ａおよび図２Ｂからわかるように、ワイドパターン（２’）と微細パターン（２”）とは、明確に隣接することがあり得る。この場合には、図１Ｄに示すステージにおいて成膜される粒子感応性樹脂（６）が、残留物（４’）に対していくらかオーバーラップすることが、有効である。このオーバーラップは、図２Ｂにおいては、部分（７）によって示されている。この場合、残留物（３’，３”）間の高さにおける相違は、ガード距離（８）の分だけ、両パターン（２’，２”）の接合部分から離間しており、これにより、より良好な連結がもたらされる。
【００２３】
次に、図３Ａ〜図３Ｅを使用して、本発明の一実施形態について説明する。
【００２４】
図３Ａは、図１Ｃに示す状態から、硬質マスク（３）をエッチングすることによって残留物（３’）だけを残すことにより、得られる。その後、放射感応性樹脂（５）が除去され、第２マスク（９）が、このようにして得られた構造全体上にわたって、成膜される。第２マスクは、図３Ｂに示すように、ワイドパターンのところに位置した残留物（３’，４’）を囲んでいるほぼ鉛直方向に位置した側部（１０）を除いては、水平層を形成している。図３Ｃは、粒子感応性樹脂（６）が、第２マスク（９）上においてかつ微細パターン上に成膜された様子を示している。その後、適切なエッチングを行うことによって、第２マスク（９）が除去される。しかしながら、図３Ｄに示すように、側部は、シールドされたまま残される。本方法における最終ステップにおいては、粒子感応性樹脂（６）を除去し、半導体材料をエッチングする。このエッチングにより、残留物（４’）が除去されるとともに、半導体層（２）のうちの、硬質マスクによって被覆されていない部分が除去される。しかしながら、硬質マスクに対してのある程度の攻撃が起こり、これにより、側部（１０）の全部または一部が除去され、ワイドパターン（２’）上の残留物（３’）の少なくとも一部と、微細パターン（２”）上の残留物（９”）の少なくとも一部と、が残される。同様に、ワイドパターン（２’）は、側部（１０）が存在していたところの下方に、幅広ベース（１１）を有している。この幅広ベース（１１）は、ワイドパターン（２’）が例えば高電圧ＭＯＳトランジスタを形成することが意図されている場合には、有効である。そうでない場合には、幅広ベースを除去することが好ましい。これは、半導体材料のエッチング時間をわずかに長くするだけで行うことができる。
【００２５】
第２マスク（９）およびその側部（１０）の本質的利点は、エッチング時に受けてしまうこととなる放射反射に基づく側方攻撃から、ワイドパターン（２’）を保護することである。放射反射に基づく側方攻撃は、保護することが困難なものであって、予想困難な程度にワイドパターン（２’）の幅を小さくしてしまうものである。したがって、側部（１０）は、ワイドパターン（２’）が所望幅に維持されることを保証する。
【００２６】
本方法においては、エッチングの選択性、言い換えれば、複数の露出材料の中の１つの材料だけを攻撃しかつ残りの材料に対してはあまり攻撃しない実際にはわずかしか攻撃しないという適合力が、複数種類にわたる材料が使用されていることのために、特に重要である。マスク（３，９）の厚さおよび上部半導体層（４）の厚さは、選択された材料およびエッチングモードに関して残留物（３’，４’，３”）といったような残留物がその後の過度のエッチングによって偶発的に除去されてしまわないことを保証し得る限りにおいて、図示された状態が得られる程度で十分である。言い換えれば、半導体層（２）のエッチングは、残留物（３’，９”）において硬質マスク（３，９）の十分な厚さを残しさえすれば、時間的に短いもので十分である。さらに、第１硬質マスク（３）は、第２硬質マスク（９）の側部（１０）が除去されてしまった後でさえも、耐え続けなければならない。すべてのこのような条件は、使用される材料やその厚さやプロセスに関しての選択を課すことができる。しかしながら、解決手段の実行に際しては、多くの可能性がある。
【図面の簡単な説明】
【図１】図１Ａ〜図１Ｆは、本発明に基づくものではなく、ワイドパターンと微細パターンとを形成するための従来的方法における各操作ステップを示す図である。
【図２】図２Ａおよび図２Ｂは、典型的な連結パターンを示す図である。
【図３】図３Ａ〜図３Ｅは、本発明における各操作ステップを示す図である。
【符号の説明】
１ 基板
２ 半導体層（パターン材料層）
２’ ワイドパターン（第１パターン）
２” 微細パターン（第２パターン）
３ 硬質マスク（マスク）
３’ 残留物
４ 上部半導体層（上部層）
５ 放射感応性樹脂（第１樹脂）
６ 粒子感応性樹脂（第２樹脂）
９ 第２マスク
１０ 側部
１１ 幅広ベース
【発明の属する技術分野】
本発明の主題は、特に半導体からなるような、微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法である。
【０００２】
【従来の技術および発明が解決しようとする課題】
この技術は、半導体層をエッチングすることによって、集積回路の一部となる隔離パターンだけを残すものとして、公知である。これは、特に、半導体層上に硬質マスクを成膜し、その後、マスクを、エッチングから保護されるべきパターンをシールドするようにして残しつつ、エッチングすべき部分からは除去することによって得られる。不要な箇所においてマスクを除去するに際しては、保護することが必要なマスク部分上に樹脂を成膜した後に、通常は、他のエッチングステージが行われる。樹脂は、露光される連続層として成膜される。言い換えれば、樹脂層は、いわゆる『ネガ型』樹脂であるか『ポジ型』樹脂であるかに応じて、マスクによって保護される部分とマスクによって保護されない部分とのいずれかにおいて、感光性となる条件とされる。その後の樹脂現像ステージにおいて、マスクによって保護すべき部分以外の場所から、樹脂が除去される。最後に、マスクのエッチングが完了した後に、樹脂の残部が除去される。
【０００３】
樹脂を露光するするに際しては、２つの主要プロセスが存在する。すなわち、とりわけ紫外光やＸ線による放射といったような放射と、とりわけ電子やイオン等による粒子衝撃といったような多くの場合ビーム走査が行われる粒子衝撃と、が存在する。実際には、樹脂の組成に応じて、樹脂は、上記２つのプロセスのうちのどちらかに感応性となる。放射の場合には、樹脂を全体的に露光することができ、したがって、１回でパターンを区画することができる。他方、放射の場合には、高寸法精度でもって半導体パターンを得ることができないことに注意されたい。このため、微細パターンを形成することが要望されているときには、不正確さが多くなることのために、放射は、不適切なものとなる。
【０００４】
これに対し、粒子衝撃の場合には、高精度でもってパターンを得ることができる。しかしながら、樹脂をゆっくりとしか露光することができない。ビームを、露光すべき表面全体にわたって、徐々に移動させる必要がある。ワイドパターンと微細パターンとが混在する場合には、微細パターンの存在のために、一般的には、粒子衝撃を使用することが必要とされ、そのため、製造時間が過度に長くなってしまう。
【０００５】
したがって、この技術分野においては、集積回路ステージにおけるワイドパターン（典型的には、１００ｎｍ幅）の形成に放射を使用しかつ微細パターン（典型的には、２０ｎｍ幅）の形成に粒子衝撃を使用するといったようにして、微細パターンの形成に関して放射がダメージを与えないようにしつつ、また、必要以上にステージ形成時間を長くすることがないよう微細パターンに関してのみ粒子衝撃を適用しつつ、放射と粒子衝撃とを組み合わせて使用することが有効である。
【０００６】
Ｔｅｄｅｓｃｏ 氏他による“Ｒｅｓｉｓｔ ｐｒｏｃｅｓｓ ｏｆ ｈｙｂｒｉｄ （ｅｌｅｃｔｒｏｎ−ｂｅａｍ／ｄｅｅｐ
ｕｌｔｒａｖｉｏｌｅｔ） ｌｉｔｈｏｇｒａｐｈｙ”， Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，
Ｂ１６（６）， Ｎｏｖ−Ｄｅｃｅｍｂｅｒ １９９８， ｐｐ ３６７６−３６８３ という文献においては、放射と粒子ビームとの双方に関して露光され得るような『混合型』樹脂を使用するという可能性について言及されている。しかしながら、そのような樹脂は、一方の露光プロセスに対しても、また、他方の露光プロセスに対しても、最適ではない。
【０００７】
高精度でもって微細パターンをエッチングするに際して、樹脂に代えて硬質マスクを使用することも、また、提案されている。しかしながら、樹脂の方が、使用が簡便である。
【０００８】
欧州特許出願公開明細書第０ ７７９ ５５６号は、特に半導体からなる複数のパターンを有した集積回路ステージを形成するための方法であって、複数のパターンの中のいくつかの第１パターンは、しきい値よりも大きな幅を有し、かつ、複数のパターンの中のいくつかの第２パターンは、しきい値よりも小さな幅を有したものとされている場合に、基板上に、パターン材料層を成膜し、このパターン材料層上に、マスクを成膜し、その後、このマスク上に、上部層を成膜し、第１樹脂を成膜した後に、この第１樹脂を露光して現像することによって、形成されるべき第１パターン上にだけ、第１樹脂を残し、上部層をエッチングし、第１樹脂を除去し、第２樹脂を成膜した後に、この第２樹脂を露光して現像することによって、形成されるべき第２パターン上にだけ、第２樹脂を残し、マスクを、露出されている部分に関して、エッチングし、パターン材料層を、露出されている部分に関して、エッチングし、これにより、第１パターンおよび第２パターンを形成し、第２樹脂を除去する、という集積回路ステージ形成方法に関するものである。
【０００９】
第１パターンと第２パターンとは、隣接させることができる。既に開示されている技術においては、第１樹脂は、通常、放射によって露光され得るものとされ、第２樹脂は、粒子衝撃によって露光され得るものとされる。第１の場合においては、上部層のエッチングを開始する前に、また、第２の場合においては、パターン材料層のエッチングを開始する前に、露光された樹脂が現像される。
【００１０】
上部層は、パターン材料から形成されるとともに、パターン材料のエッチング時に完全に除去されることが有利である。
【００１１】
【課題を解決するための手段】
本発明は、上部層のエッチング後に、さらに、露出されている部分に関してマスクをもエッチングし、その後、第１樹脂の除去後に、第２マスクを成膜し、第２樹脂の成膜後に、第２マスクを、露出されている部分に関して、エッチングすることによって、欧州特許出願公開明細書第０ ７７９ ５５６号に記載されたタイプの方法を完成させることを意図している。
【００１２】
実際、第２マスクは、パターン材料層上に成膜された第１マスクの残留物の周囲に、側部を形成することができ、これら側部は、パターン材料層のエッチングが行われるまでは、残っている。
【００１３】
この格別の方法による１つの効果は、第２マスクの側部の下方に幅広ベースを有したものとして、第１パターンを形成できることである。これは、第１パターンがＭＯＳトランジスタである場合には、有利である。
【００１４】
他の効果は、パターン材料層のエッチング時に受けてしまうこととなる側方攻撃から第１パターンを保護することによって、ワイドパターン（第１パターン）の幅を維持することである。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明を何ら限定するものではない実用的ないくつかの実施形態について、詳細に説明する。
【００１６】
図１Ａにおいては、酸化シリコン（ＳｉＯ２ ）からなるバリア層とすることができる基板（１）上に、多結晶シリコンまたは窒化シリコンから形成することができる半導体層（２）が、成膜されている。半導体層（２）においては、半導体ゲートパターンをエッチングする必要がある。さらに、半導体層（２）上には、酸化シリコンから形成することができる硬質マスク（３）が、成膜されている。そして、硬質マスク（３）上には、可能であれば半導体層（２）と同じ組成のものから形成された上部半導体層（４）が、成膜されている。
【００１７】
次に、図１Ｂに示すように、放射感応性樹脂（５）が、上部半導体層（４）のうちの、半導体層（２）内においてエッチング形成されることとなるワイドパターンを被覆する部分だけを残すように、成膜され露光されそして現像される。
【００１８】
その後、図１Ｃに示すようにして、上部半導体層（４）の初期エッチングが行われる。ただし、上部半導体層（４）のうち、放射感応性樹脂（５）によって被覆されている部分については、残される。
【００１９】
次に、放射感応性樹脂（５）を、例えば酸素プラズマに曝すことによって、除去することができる。その後、この時点では露出されている硬質マスク（３）上に、粒子感応性樹脂（６）を成膜し、露光と現像とを行うことによって、半導体層（２）内にエッチング形成すべき微細パターン上においてのみ、粒子感応性樹脂（６）を残す。この状態が、図１Ｄに示されている。ワイドパターンの上方に残っている半導体層（４）の残留物（４’）は、樹脂（６）が現像されて除去される際には、攻撃されることがないあるいはわずかしか攻撃されることがない。
【００２０】
図１Ｅは、次なるステージを示しており、このステージにおいては、硬質マスク（３）の露出部分をエッチングし、後工程において半導体層（２）内に形成されるワイドパターンと微細パターンとに対応する部分だけを残す。これにより、ワイドパターンに対応した残留物（３’）と、微細パターンに対応した残留物（３”）と、が形成される。残留物（３’）は、上部半導体層（４）の残留物（４’）によって保護されており、残留物（３”）は、粒子感応性樹脂（６）によって保護されている。
【００２１】
図１Ｆは、このプロセスの終了時点において得られた状態を示している。この時点では、樹脂（６）は、例えば酸素プラズマによって、既に除去されており、半導体材料をエッチングすることによって、硬質マスクの残留物（３’，３”）の下側に位置したワイドパターン（２’）および微細パターン（２”）においてのみ、半導体材料が残されている。硬質マスクの残留物（３’，３”）は、他のステップによって後に形成される集積回路内において電気絶縁を形成し得るよう、残されている。ＨＢｒ、Ｃｌ２、Ｏ２、または、ＣＦ４Ｏ２の中の１つを利用することによって、化学的異方性エッチングを使用することができる。ワイドパターン（２’）の残留物（３’）は、実際には、いくらか攻撃されることもあり、そのため、残留物（３”）よりも薄いものとなり得る。しかしながら、このことは、許容可能である。
【００２２】
図２Ａおよび図２Ｂからわかるように、ワイドパターン（２’）と微細パターン（２”）とは、明確に隣接することがあり得る。この場合には、図１Ｄに示すステージにおいて成膜される粒子感応性樹脂（６）が、残留物（４’）に対していくらかオーバーラップすることが、有効である。このオーバーラップは、図２Ｂにおいては、部分（７）によって示されている。この場合、残留物（３’，３”）間の高さにおける相違は、ガード距離（８）の分だけ、両パターン（２’，２”）の接合部分から離間しており、これにより、より良好な連結がもたらされる。
【００２３】
次に、図３Ａ〜図３Ｅを使用して、本発明の一実施形態について説明する。
【００２４】
図３Ａは、図１Ｃに示す状態から、硬質マスク（３）をエッチングすることによって残留物（３’）だけを残すことにより、得られる。その後、放射感応性樹脂（５）が除去され、第２マスク（９）が、このようにして得られた構造全体上にわたって、成膜される。第２マスクは、図３Ｂに示すように、ワイドパターンのところに位置した残留物（３’，４’）を囲んでいるほぼ鉛直方向に位置した側部（１０）を除いては、水平層を形成している。図３Ｃは、粒子感応性樹脂（６）が、第２マスク（９）上においてかつ微細パターン上に成膜された様子を示している。その後、適切なエッチングを行うことによって、第２マスク（９）が除去される。しかしながら、図３Ｄに示すように、側部は、シールドされたまま残される。本方法における最終ステップにおいては、粒子感応性樹脂（６）を除去し、半導体材料をエッチングする。このエッチングにより、残留物（４’）が除去されるとともに、半導体層（２）のうちの、硬質マスクによって被覆されていない部分が除去される。しかしながら、硬質マスクに対してのある程度の攻撃が起こり、これにより、側部（１０）の全部または一部が除去され、ワイドパターン（２’）上の残留物（３’）の少なくとも一部と、微細パターン（２”）上の残留物（９”）の少なくとも一部と、が残される。同様に、ワイドパターン（２’）は、側部（１０）が存在していたところの下方に、幅広ベース（１１）を有している。この幅広ベース（１１）は、ワイドパターン（２’）が例えば高電圧ＭＯＳトランジスタを形成することが意図されている場合には、有効である。そうでない場合には、幅広ベースを除去することが好ましい。これは、半導体材料のエッチング時間をわずかに長くするだけで行うことができる。
【００２５】
第２マスク（９）およびその側部（１０）の本質的利点は、エッチング時に受けてしまうこととなる放射反射に基づく側方攻撃から、ワイドパターン（２’）を保護することである。放射反射に基づく側方攻撃は、保護することが困難なものであって、予想困難な程度にワイドパターン（２’）の幅を小さくしてしまうものである。したがって、側部（１０）は、ワイドパターン（２’）が所望幅に維持されることを保証する。
【００２６】
本方法においては、エッチングの選択性、言い換えれば、複数の露出材料の中の１つの材料だけを攻撃しかつ残りの材料に対してはあまり攻撃しない実際にはわずかしか攻撃しないという適合力が、複数種類にわたる材料が使用されていることのために、特に重要である。マスク（３，９）の厚さおよび上部半導体層（４）の厚さは、選択された材料およびエッチングモードに関して残留物（３’，４’，３”）といったような残留物がその後の過度のエッチングによって偶発的に除去されてしまわないことを保証し得る限りにおいて、図示された状態が得られる程度で十分である。言い換えれば、半導体層（２）のエッチングは、残留物（３’，９”）において硬質マスク（３，９）の十分な厚さを残しさえすれば、時間的に短いもので十分である。さらに、第１硬質マスク（３）は、第２硬質マスク（９）の側部（１０）が除去されてしまった後でさえも、耐え続けなければならない。すべてのこのような条件は、使用される材料やその厚さやプロセスに関しての選択を課すことができる。しかしながら、解決手段の実行に際しては、多くの可能性がある。
【図面の簡単な説明】
【図１】図１Ａ〜図１Ｆは、本発明に基づくものではなく、ワイドパターンと微細パターンとを形成するための従来的方法における各操作ステップを示す図である。
【図２】図２Ａおよび図２Ｂは、典型的な連結パターンを示す図である。
【図３】図３Ａ〜図３Ｅは、本発明における各操作ステップを示す図である。
【符号の説明】
１ 基板
２ 半導体層（パターン材料層）
２’ ワイドパターン（第１パターン）
２” 微細パターン（第２パターン）
３ 硬質マスク（マスク）
３’ 残留物
４ 上部半導体層（上部層）
５ 放射感応性樹脂（第１樹脂）
６ 粒子感応性樹脂（第２樹脂）
９ 第２マスク
１０ 側部
１１ 幅広ベース
Claims (8)
- 特に半導体からなる複数のパターンを有した集積回路ステージを形成するための方法であって、
前記複数のパターンの中のいくつかの第１パターン（２’）は、しきい値よりも大きな幅を有し、かつ、前記複数のパターンの中のいくつかの第２パターン（２”）は、前記しきい値よりも小さな幅を有したものとされている場合に、
基板（１）上に、パターン材料層（２）を成膜し、
このパターン材料層上に、マスク（３）を成膜し、
その後、このマスク上に、上部層（４）を成膜し、
第１樹脂（５）を成膜した後に、この第１樹脂を露光して現像することによって、形成されるべき前記第１パターン上にだけ、前記第１樹脂を残し、
前記上部層（４）を、露出されている部分に関して、エッチングし、
前記第１樹脂を除去し、
第２樹脂を成膜した後に、この第２樹脂を露光して現像することによって、形成されるべき前記第２パターン上にだけ、前記第２樹脂を残し、
前記マスク（３）を、露出されている部分に関して、エッチングし、
前記パターン材料層（２）を、露出されている部分に関して、エッチングし、これにより、前記第１パターンおよび前記第２パターンを形成し、
前記第２樹脂（６）を除去する、
という集積回路ステージ形成方法において、
前記上部層の前記エッチング後に、さらに、前記マスク（３）をもエッチングし、
前記第１樹脂（５）の前記除去後に、第２マスク（９）を成膜し、
第２樹脂の前記成膜、前記露光、および、前記現像の後に、前記第２マスクを、露出されている部分に関して、エッチングする、
ことを特徴とする集積回路ステージ形成方法。 - 請求項１記載の集積回路ステージ形成方法において、
前記第２マスクが、前記パターン材料層（２）上に成膜された前記マスク（３）の残留物（３’）の周囲に、側部（１０）を形成し、
該側部（１０）が、前記パターン材料層のエッチング時に除去されることを特徴とする集積回路ステージ形成方法。 - 請求項２記載の集積回路ステージ形成方法において、
前記第２マスクの前記側部の下方に幅広ベース（１１）を有したものとして前記第１パターンを形成するように、制御を行うことを特徴とする集積回路ステージ形成方法。 - 請求項１記載の集積回路ステージ形成方法において、
前記第１樹脂（５）を、放射によって露光し、
前記第２樹脂（６）を、粒子衝撃によって露光することを特徴とする集積回路ステージ形成方法。 - 請求項４記載の集積回路ステージ形成方法において、
前記放射を、光放射とし、
前記粒子を、電子とすることを特徴とする集積回路ステージ形成方法。 - 請求項１〜５のいずれか１項に記載の集積回路ステージ形成方法において、
前記第１樹脂（５）を、ビーム走査によって露光することを特徴とする集積回路ステージ形成方法。 - 請求項１〜６のいずれか１項に記載の集積回路ステージ形成方法において、
複数の前記第１パターン（２’）が、複数の前記第２パターン（２”）と隣接していることを特徴とする集積回路ステージ形成方法。 - 請求項１〜７のいずれか１項に記載の集積回路ステージ形成方法において、
前記上部層（４）を、前記パターン材料から形成するとともに、前記パターン材料のエッチング時に完全に除去することを特徴とする集積回路ステージ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0007718A FR2810447B1 (fr) | 2000-06-16 | 2000-06-16 | Procede de creation d'un etage de circuit integre ou conexistent des motifs fins et larges |
| PCT/FR2001/001850 WO2001096957A1 (fr) | 2000-06-16 | 2001-06-14 | Procede de creation d'un etage de circuit integre ou coexistent des motifs fins et larges |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004503927A true JP2004503927A (ja) | 2004-02-05 |
| JP4680477B2 JP4680477B2 (ja) | 2011-05-11 |
Family
ID=8851345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002511022A Expired - Fee Related JP4680477B2 (ja) | 2000-06-16 | 2001-06-14 | 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6727179B2 (ja) |
| EP (1) | EP1290498B1 (ja) |
| JP (1) | JP4680477B2 (ja) |
| DE (1) | DE60102376T2 (ja) |
| FR (1) | FR2810447B1 (ja) |
| WO (1) | WO2001096957A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512002A (ja) * | 2004-09-02 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | ピッチ増倍を使用する集積回路の製造方法 |
| KR101421789B1 (ko) * | 2012-05-31 | 2014-07-22 | 주식회사 엘지화학 | 패턴의 제조방법 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664173B2 (en) * | 2002-01-09 | 2003-12-16 | Intel Corporation | Hardmask gate patterning technique for all transistors using spacer gate approach for critical dimension control |
| FR2870043B1 (fr) | 2004-05-07 | 2006-11-24 | Commissariat Energie Atomique | Fabrication de zones actives de natures differentes directement sur isolant et application au transistor mos a simple ou double grille |
| KR100641980B1 (ko) * | 2004-12-17 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 및 그 형성방법 |
| DE102005010550B4 (de) * | 2005-03-04 | 2007-03-22 | Neoperl Gmbh | Sanitärer Wasserauslauf |
| CN103390584A (zh) * | 2012-05-09 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698773A (en) * | 1979-12-31 | 1981-08-08 | Texas Instruments Inc | Production of magnetic memeory element and magnetic bubble memory |
| JPH02262319A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | パターン形成方法 |
| JPH05343535A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 微細配線の形成方法 |
| JPH06310470A (ja) * | 1993-04-20 | 1994-11-04 | Sony Corp | 微細パターン導電層を有する半導体装置の製造方法 |
| JPH09213606A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09223665A (ja) * | 1995-12-11 | 1997-08-26 | Toshiba Corp | 半導体装置の製造方法 |
| US5891784A (en) * | 1993-11-05 | 1999-04-06 | Lucent Technologies, Inc. | Transistor fabrication method |
| JP2001168191A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2001351976A (ja) * | 2000-04-17 | 2001-12-21 | Internatl Business Mach Corp <Ibm> | 半導体材料上の低誘電率層を保護する方法 |
| JP2002506288A (ja) * | 1998-03-06 | 2002-02-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デュアルフィールド分離構造を形成する方法 |
| US6416933B1 (en) * | 1999-04-01 | 2002-07-09 | Advanced Micro Devices, Inc. | Method to produce small space pattern using plasma polymerization layer |
| JP2002324787A (ja) * | 2001-04-26 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6521138B2 (en) * | 2001-06-01 | 2003-02-18 | Silicon Integrated Systems Corporation | Method for measuring width of bottom under cut during etching process |
| JP2004512682A (ja) * | 2000-10-17 | 2004-04-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | トランジスタゲートのためのハードマスクの制御トリミング |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612274A (en) * | 1985-11-18 | 1986-09-16 | Motorola, Inc. | Electron beam/optical hybrid lithographic resist process in acoustic wave devices |
| US5545588A (en) * | 1995-05-05 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of using disposable hard mask for gate critical dimension control |
| US5916733A (en) * | 1995-12-11 | 1999-06-29 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device |
| US5776821A (en) * | 1997-08-22 | 1998-07-07 | Vlsi Technology, Inc. | Method for forming a reduced width gate electrode |
| US20030040018A1 (en) * | 2000-04-28 | 2003-02-27 | Norman Bitterlich | Method for determining significant losses in bone density |
| US6350695B1 (en) * | 2000-06-16 | 2002-02-26 | Chartered Semiconductor Manufacturing Ltd. | Pillar process for copper interconnect scheme |
| US6429052B1 (en) * | 2000-11-13 | 2002-08-06 | Advanced Micro Devices, Inc. | Method of making high performance transistor with a reduced width gate electrode and device comprising same |
-
2000
- 2000-06-16 FR FR0007718A patent/FR2810447B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-14 JP JP2002511022A patent/JP4680477B2/ja not_active Expired - Fee Related
- 2001-06-14 DE DE60102376T patent/DE60102376T2/de not_active Expired - Lifetime
- 2001-06-14 US US10/296,197 patent/US6727179B2/en not_active Expired - Lifetime
- 2001-06-14 WO PCT/FR2001/001850 patent/WO2001096957A1/fr active IP Right Grant
- 2001-06-14 EP EP01945431A patent/EP1290498B1/fr not_active Expired - Lifetime
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698773A (en) * | 1979-12-31 | 1981-08-08 | Texas Instruments Inc | Production of magnetic memeory element and magnetic bubble memory |
| JPH02262319A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | パターン形成方法 |
| JPH05343535A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 微細配線の形成方法 |
| JPH06310470A (ja) * | 1993-04-20 | 1994-11-04 | Sony Corp | 微細パターン導電層を有する半導体装置の製造方法 |
| US5891784A (en) * | 1993-11-05 | 1999-04-06 | Lucent Technologies, Inc. | Transistor fabrication method |
| JPH09223665A (ja) * | 1995-12-11 | 1997-08-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09213606A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002506288A (ja) * | 1998-03-06 | 2002-02-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デュアルフィールド分離構造を形成する方法 |
| US6416933B1 (en) * | 1999-04-01 | 2002-07-09 | Advanced Micro Devices, Inc. | Method to produce small space pattern using plasma polymerization layer |
| JP2001168191A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2001351976A (ja) * | 2000-04-17 | 2001-12-21 | Internatl Business Mach Corp <Ibm> | 半導体材料上の低誘電率層を保護する方法 |
| JP2004512682A (ja) * | 2000-10-17 | 2004-04-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | トランジスタゲートのためのハードマスクの制御トリミング |
| JP2002324787A (ja) * | 2001-04-26 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6521138B2 (en) * | 2001-06-01 | 2003-02-18 | Silicon Integrated Systems Corporation | Method for measuring width of bottom under cut during etching process |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512002A (ja) * | 2004-09-02 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | ピッチ増倍を使用する集積回路の製造方法 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR101421789B1 (ko) * | 2012-05-31 | 2014-07-22 | 주식회사 엘지화학 | 패턴의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60102376T2 (de) | 2005-02-24 |
| JP4680477B2 (ja) | 2011-05-11 |
| EP1290498A1 (fr) | 2003-03-12 |
| WO2001096957A1 (fr) | 2001-12-20 |
| FR2810447B1 (fr) | 2003-09-05 |
| EP1290498B1 (fr) | 2004-03-17 |
| FR2810447A1 (fr) | 2001-12-21 |
| DE60102376D1 (de) | 2004-04-22 |
| US6727179B2 (en) | 2004-04-27 |
| US20030077899A1 (en) | 2003-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716570B2 (en) | Low temperature resist trimming process | |
| US6566280B1 (en) | Forming polymer features on a substrate | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| CN100407052C (zh) | 使用阴影心轴和偏轴曝光印制亚光刻图像 | |
| US7601589B2 (en) | Method of manufacturing flash memory device | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US7998871B2 (en) | Mask forming and implanting methods using implant stopping layer | |
| JP4680477B2 (ja) | 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法 | |
| US6498106B1 (en) | Prevention of defects formed in photoresist during wet etching | |
| KR100662945B1 (ko) | 반도체 처리를 위한 상부층 이미징 리소그래피 | |
| US8372714B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP3585039B2 (ja) | ホール形成方法 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100591150B1 (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| KR100598169B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100281515B1 (ko) | 반도체 소자의 텅스텐막 패턴 형성방법 | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| CN114038752A (zh) | 一种高压mosfet器件及其制造方法 | |
| KR100706825B1 (ko) | 리세스게이트공정을 이용한 반도체소자의 제조 방법 | |
| US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
| US20050106826A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |