KR960009098B1 - 반도체 소자의 배선형성방법 - Google Patents

반도체 소자의 배선형성방법 Download PDF

Info

Publication number
KR960009098B1
KR960009098B1 KR1019880004895A KR880004895A KR960009098B1 KR 960009098 B1 KR960009098 B1 KR 960009098B1 KR 1019880004895 A KR1019880004895 A KR 1019880004895A KR 880004895 A KR880004895 A KR 880004895A KR 960009098 B1 KR960009098 B1 KR 960009098B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist
semiconductor device
resist
tasix
Prior art date
Application number
KR1019880004895A
Other languages
English (en)
Other versions
KR890016653A (ko
Inventor
김홍석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019880004895A priority Critical patent/KR960009098B1/ko
Publication of KR890016653A publication Critical patent/KR890016653A/ko
Application granted granted Critical
Publication of KR960009098B1 publication Critical patent/KR960009098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용없음.

Description

반도체 소자의 배선형성방법
제 1 도는 본 발명에 따른 공정을 나타낸 도면.
제 2 도는 본 발명의 일실시태양을 나타낸 도면.
제 3 도는 Al층상에 반사방지막을 부착시키지 않은 경우의 실시태양을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : Al층
3 : TaSix막 4 : 포토레지스트
본 발명은 반도체의 도체층 또는 배선층으로 가장 많이 사용되는 알루미늄층의 새로운 형성방법에 관한 것이다.
특히 본 발명은 새로운 ARC(Anti-Reflective-Coating)공정으로, 높은 해상력을 가지는 알루미늄 층을 제조하기 위한 Ta.Six 반사방지 코팅방법에 관한 것이다.
현재의 전자기술은 0.5um 이하의 미세패턴의 초 LSI의 제작을 요구하고 있으나, 이러한 초 LSI의 제작공정에서 가장 문제가 되는 것 중의 하나가 포토레지스트 공정이라고 할 수가 있다.
통상적으로 포토레지스트 공정은 약 1um의 PMMA막으로 사용하고 있으며, 각종 새로운 노광장치를 사용하고 있으나, 아무리 노광장치의 성능이 우수하여도 웨이퍼 표면의 구조와 평활도, 빛의 반사면, 레지스트 재료 등의 여러인자에 의해 레지스트 상(傷)은 마스크상에 비할때 항상 해상도가 떨어지는 것이 현실하고, 실질적으로 실용상의 한계가 된다.
따라서 마스크 상을 완전 무결하게 살린 레지스트 상을 만드는 연구가 계속되어 있다.
특허 웨이퍼가 단차(critical dimension)를 가진다던지, 그리고 알루미늄막이 증착된 경우등에 이어서, 여기에 레지스트를 도포하고, 노광하고, 현상하고, 레지스트를 마스크로 알루미늄층을 에칭하여 패턴을 만들면 소기의 목적하는 초 LSI용의 폐턴은 얻을 수가 없는데 이는 알루미늄의 높은 반사율에 의한 반사광의 산란, 비 노광부분의 국소적 감광에 기인하는 것이다.
본 발명은 Al표면에서의 반사도를 감소시켜 Al층 표면의 해상력을 높이기 위해, 반사방지막을 이의 층상에 부착시키는 반사방지 코팅 방법에 관한 것이다.
Al은 실리콘에 비해 반사율이 약 3배에 이르기 때문에 포토마스크(Photo-mask)공정시 CD(Critical Dimension)손실, 노칭(notching)과 같은 심각한 현상이 발생된다.
종래에는 Al층과 같은 광의 반사율이 높은 경우에는 반사 산란광의 악영향을 최소화화고, 이 문제를 해결하기 위하여 (1) 포지티브 레지스트를 두껍게 도포하고, 이 레지스트 중에 반사광 및 산란광 흡수를 위한 색소를 첨가하든가 (2) 레지스트 도포 후에 베이킹(경화처리)를 강화시켜 레지스트를 변색시키든가 (3) 빛에 쪼이면 퇴색하는 염료(니트로소 화합물)를 함유하는 레지스트를 사용하여 하층의 레지스트의 노광을 마스크로 사용하는 방법이 있으며, 또한 Al의 반사를 방지하기 위해 ARC(Brewer Science사제품) 재료를 반사방지막으로 하여 스핀코팅하거나, TiN이나 Si를 증착시키는 방법을 사용하였다.
그러나 이러한 종래의 기술은 대체로 복잡하고 ARC를 사용하는 경우, 현상공정시, 언더컷(under-cut)이나 잔류현상이 발생하여 공정이 불안정하게 되며, TiN 또는 Si를 증착하는 경우에는 별도의 스퍼터 타겟(Sputter target)를 필요로 하고, 이를 제거하기 위한 공정이 매우 복잡한 단점을 갖게 된다.
본 발명의 목적은 이러한 종래기술의 단점을 해소하고 Al층상의 반사를 감소시키는 방법을 제공하는데 있다.
상기의 목적은 Al층상에 Ta.Six를 증착시킴으로써 달성하게 되었다.
이하에 본 발명의 실시예를 첨부된 도면에 의하여 설명한다.
먼저 제 1 (a)도와 같이 반도체 웨이퍼상에 Al층(2)을 형성한다.
제 1 도(b)와 같이 Al층(2) 위에 Ta.Six를 Ta대 Si 비율을 1 : 2.8로 하거나 x의 비가 0.5 내지 5가 되도록 스퍼터링으로 약 150Å로 증착시켜 반사방지막(3)을 형성한다.
제 1 도(c)와 같이 통상의 방법에 따라 상기 반사방지막(3) 위에 포토레지스트(4)을 증착하고 패턴마스크(도면에는 도시되지 않음)을 이용한 노광 및 현상공정으로 식각영역을 정의한다.
제 1 도(d)와 같이 상기 현상된 포토레지스트(4)를 마스크로 이용하여 노출된 반사방지막(3)과 Al층(2)을 선택적으로 제거한 후, 포토레지스트(4)를 제거한다.
제 1 도(e)와 같이 반사방지막(3)을 제거한다.
여기서, 포토레지스트(4)와 반사방지막(3)을 동시에 제거할 수 있다.
이와 같이 TaSix를 Al층상에 증착시키면, 이때의 반사도는 Al의 25% 정도, 실리콘의 약 80% 정도로 감소하게 되어 포토마스크 공정시 매우 유리하게 된다.
즉 반사도가 감소됨으로써 해상력이 약 0.1um 이상 증진이 되며, 또한 공정 여유도 약 5% 이하에서 10% 이상으로 크게 증가하게 된다.
환언하면, Al층상에 반사방지막이 없는 경우, 얇은 폭의 패턴을 얻기가 어려우나, 반사방지막을 그 층상에 설치함으로써 포토레지스트 작업시 세밀한 가공이 가능하여 폭이 극히 얇은 패턴, 즉 0.8um의 폭을 갖는 패턴도 용이하게 얻을 수 있게 된다.
상기한 바와 같이 본 발명의 방법은 포토마스크 공정 전처리를 함으로서 기판의 반사를 폴리-실리콘 이하로 줄이고, 또한 접착성을 향상시킬 수 있는 방법이며, 특히 Al층의 마스크공정을 용이하게 할 수 있는 것이다.

Claims (2)

  1. 반도체웨이퍼상에 알루미늄층을 형성하고, 상기 알루미늄층상에 TaSix층을 형성하는 공정과, 상기 TaSix층상에 포토레지스트를 형성하는 공정과, 상기 포토레지스트층을 노광 및 형성하여 포토레지스트패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 TaSix층 및 Al층을 선택적으로 식각하는 공정과, 상기 TaSix층을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 배선형성방법.
  2. 제 1 항에 있어서, TaSix층의 x가 0.5 내지 5인 것을 특징으로 하는 반도체 소자의 배선형성방법.
KR1019880004895A 1988-04-29 1988-04-29 반도체 소자의 배선형성방법 KR960009098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880004895A KR960009098B1 (ko) 1988-04-29 1988-04-29 반도체 소자의 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880004895A KR960009098B1 (ko) 1988-04-29 1988-04-29 반도체 소자의 배선형성방법

Publications (2)

Publication Number Publication Date
KR890016653A KR890016653A (ko) 1989-11-29
KR960009098B1 true KR960009098B1 (ko) 1996-07-10

Family

ID=19273970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004895A KR960009098B1 (ko) 1988-04-29 1988-04-29 반도체 소자의 배선형성방법

Country Status (1)

Country Link
KR (1) KR960009098B1 (ko)

Also Published As

Publication number Publication date
KR890016653A (ko) 1989-11-29

Similar Documents

Publication Publication Date Title
US5989788A (en) Method for forming resist patterns having two photoresist layers and an intermediate layer
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
JPH0620062B2 (ja) 半導体デバイスの製造方法
JPH06216024A (ja) 金属パターン膜の形成方法
US3508982A (en) Method of making an ultra-violet selective template
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US6100010A (en) Photoresist film and method for forming pattern thereof
US5948598A (en) Anti-reflective silicon nitride film using in-situ deposition
GB2135793A (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
KR960009098B1 (ko) 반도체 소자의 배선형성방법
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
KR100274149B1 (ko) 금속막 패턴닝 방법
JPH07281414A (ja) 位相シフトマスクブランク及び位相シフトマスクとその製造方法
JP3036500B2 (ja) フォトレジストパターン形成方法及び半導体基板
KR0174626B1 (ko) 포토마스크 및 그의 제조방법
EP0289174B1 (en) Antireflection coatings for use in photolithography
KR0128830B1 (ko) 림형 위상반전마스크 제조방법
US5888908A (en) Method for reducing reflectivity of a metal layer
KR0130168B1 (ko) 미세 패턴 형성방법
US6531264B1 (en) Integrated circuit manufacture
JPH05281702A (ja) 位相シフトマスクの製造方法
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
JP2737256B2 (ja) 半導体装置の製造方法
JPH0982596A (ja) パターン形成方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880429

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930304

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19880429

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960229

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960618

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19961009

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19961008

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000619

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010618

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020618

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070622

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20080619

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20090624

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee