KR100312049B1 - 반도체 장치의 제조공정에서의 패터닝 방법 - Google Patents

반도체 장치의 제조공정에서의 패터닝 방법 Download PDF

Info

Publication number
KR100312049B1
KR100312049B1 KR1019990018870A KR19990018870A KR100312049B1 KR 100312049 B1 KR100312049 B1 KR 100312049B1 KR 1019990018870 A KR1019990018870 A KR 1019990018870A KR 19990018870 A KR19990018870 A KR 19990018870A KR 100312049 B1 KR100312049 B1 KR 100312049B1
Authority
KR
South Korea
Prior art keywords
film
chemically amplified
chemical amplification
wet etching
resist layer
Prior art date
Application number
KR1019990018870A
Other languages
English (en)
Other versions
KR19990088538A (ko
Inventor
이또가쓰유끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990088538A publication Critical patent/KR19990088538A/ko
Application granted granted Critical
Publication of KR100312049B1 publication Critical patent/KR100312049B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

(목적) 화학증폭계 레지스트의 레지스트 패턴의 변형을 방지하여, 소망하는 바람직한 개구 패턴을 얻으며 반도체 장치의 수율, 생산성을 향상시키고자 한다.
(구성) 반도체 장치의 제조공정에서, 반도체 기판상의 절연막 (3+4) 상에 화학증폭계 레지스트층 (5) 을 형성하고, 이 화학증폭계 레지스트층을 패터닝하여 개구부 (6) 를 형성하고, 패터닝된 화학증폭계 레지스트층을 마스크로 하여 반도체 기판상의 절연막 (4) 을 습식 에칭하여 절연막 (4) 을 패터닝하는 방법이다. 이러한 방법에서, 상기 습식 에칭을 실시하기 전에 상기 패터닝된 화학증폭계 레지스트층 (5) 에 표면 처리를 실시하여 불용화층 (7) 을 형성하여 화학증폭계 레지스트의 습식 에칭 내성을 향상시킨다. 이렇게 해서 화학증폭계 레지스트막 (5) 의 레지스트 패턴의 변형을 방지하여, 절연막 (3+4) 에 소망하는 바람직한 개구 패턴을 형성할 수 있다.

Description

반도체 장치의 제조공정에서의 패터닝 방법{PATTERNING METHOD IN SEMICONDUCTOR DEVICE FABRICATING PROCESS}
본 발명은, 반도체 장치의 제조공정에서의 패터닝 방법에 관한 것으로, 특히 반도체 기판상의 막을 습식 에칭에 의해 패터닝하는 방법에 관한 것이다.
반도체 장치의 제조공정에서, 상층 도전성막과 하층 도전성막의 결선용 개구부를 절연막으로 형성하는 공정에는, 종래, 노볼락(novolak)계 레지스트를 사용하고 있었다. 그러나, 높은 스루풋(throughput)화 및 미세화를 실현하기 위해, 절연막의 패터닝에 화학증폭계 레지스트를 사용할 필요가 있다.
화학증폭계 레지스트를 사용하는 패터닝 방법의 일례가 일본 특개평 7-120934호 공보에 개시되어 있다. 이 종래예는 포지티브형 레지스트를 사용하여 도체를 패터닝할 때 발생하는 소위 T 톱을 방지하는, 화학증폭계 레지스트의 현상방법을 제안하고 있다. T 톱의 발생 원인이 선택노광된 포지티브형 화학증폭계 레지스트층의 표면에 형성되는 난용화층에 있다는 것을 찾아내어, 선택노광된 포지티브형 화학증폭계 레지스트층을 현상할 때 화학증폭계 레지스트 재료에 대한 친화성을 높이는 활성제를 함유하는 제 1 현상액을 사용하여 난용화층이 용해될 때까지 현상을 실시하고, 그 후, 활성제를 함유하지 않고 따라서 선택용해성이 높은 제 2 현상액을 사용하여 현상을 완료한다. 이렇게 하여, 바람직한 형상의 포지티브형 화학증폭계 레지스트 패턴을 형성할 수 있다. 이 포지티브형 화학증폭계 레지스트 패턴을 사용하여, 그 아래의 도체층 (피(被)에칭 재료층) 을 패터닝하면, 포지티브형 화학증폭계 레지스트 패턴의 선폭 (T 톱의 폭) 과 실제로 에칭된 도체층의 선폭의 차이, 소위 변환차가 없어, 소망하는 선폭으로 패터닝된 도체층이 얻어진다.
그러나, 도체를 패터닝하는 경우와 달리, 결선용 개구부를 절연막으로 형성하는 경우, 다음과 같은 문제가 있었다. 종래의 노볼락계 레지스트를 사용하여 실시되었던 공정 순서대로 화학증폭계 레지스트를 사용한 리소그래피 공정을 실시하면, 패터닝된 절연막상에 CVD 또는 스퍼터 외의 수단을 이용하여 금속막을 형성하는 공정전의 시점에서, 화학증폭계 레지스트막의 개구부의 형상이 변형되어 있어, 절연막에 소망하는 도통공을 형성할 수 없다는 것을 알 수 있었다. 이것으로는, 금속막을 도통공의 내부에 소망하는대로 형성할 수 없기 때문에, 상층 도전성막과 하층 도전성막의 도통을 얻을 수 없었다.
이 화학증폭계 레지스트가 변형되는 원인은, 화학증폭계 레지스트를 마스크로 하여 절연막을 습식 에칭하는 것에 있는 것으로 생각된다. 상술한 일본 특개평 7-120934호의 단락 0006 및 0007 에 상세하게 기재되어 있는 바와 같이, 화학증폭계 레지스트는 노광 선원(露光線源)에 의해 노광된 부분에 발생된 산의 촉매 반응을 이용한 고해상도, 고감도 레지스트이다. 한편, 절연막을 패터닝할 때 사용되는 습식 에칭액은 강산이기 때문에, 화학증폭계 레지스트가 이것과 접촉하면 접촉면에서 산촉매반응이 일어나기 쉽게 된다. 따라서, 리소그래피 공정에서 패터닝된 화학증폭계 레지스트막의 개구패턴이, 그 후의 습식 에칭에서 변형된다.
특히, 평탄화를 위해 절연막이 2 층으로 구성되며, 상층 절연막을 습식 에칭으로 하고, 이어서 하층 절연막을 건식 에칭하는 경우, 습식 에칭후의 베이크시에는 산의 확산이 열에 의해 촉진되어 심한 패턴변형이 발생되어 화학증폭계 레지스트에 형성되어 있는 개구부가 막히는 경우도 있고, 2층 절연막의 하층 절연막에 도통공을 형성할 수 없어, 상층 도전성막과 하층 도전성막이 전혀 결선되지 않는 경우도 종종 있다.
본 발명은 반도체 장치의 제조공정에서의 이러한 문제점을 해결한, 화학증폭계 레지스트를 마스크로 사용한 패터닝 방법을 제공하려고 하는 것이다.
과제를 해결하기 위한 수단
본 발명에 의하면, 반도체 기판상의 막상에 화학증폭용 레지스트층을 형성하고, 이 화학증폭계 레지스트층를 패터닝하고, 이 패터닝된 화학증폭계 레지스트층을 마스크로 하여 반도체 기판상의 막을 습식 에칭하는, 반도체장치의 제조공정에서의 패터닝방법에 있어서, 상기 습식 에칭을 실시하기 전에, 상기 패터닝된 화학증폭계 레지스트층을 표면처리하여 화학증폭계 레지스트의 습식 에칭 내성을 향상시키는 것을 특징으로 하는 패터닝 방법이 제공된다.
상기 화학증폭계 레지스트의 습식 에칭 내성을 향상시키기 위한 레지스트 표면처리는, 예를 들어 습식 에칭액에 대하여 불용성 또는 난용성의 보호막을 형성하는 것으로, 레지스트 표면에 불용화층을 형성시키는 방법이나, 강알칼리의 액으로 표면 처리하는 방법이나, 상기 화학증폭계 레지스트 표면을 플라스마에 노출시키는 방법이나, 노광선원과는 상이한 선원의 광이나 방사선을 조사하는 방법 등을 예시할 수 있다.
도 1 은 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1 실시예를 나타내는 반도체 장치의 개략단면도이다.
도 2 는 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1 실시예를 나타내기 위한, 도 1 에 이어지는 공정을 나타내는 반도체 장치의 개략단면도이다.
도 3 은 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1 실시예를 나타내기 위한, 도 2 에 이어지는 공정을 나타내는 반도체 장치의 개략단면도이다.
도 4 는 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1 실시예를 나타내기 위한, 도 3 에 이어지는 공정을 나타내는 반도체 장치의 개략단면도이다.
도 5 는 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1 실시예를 나타내기 위한, 도 4 에 이어지는 공정을 나타내는 반도체 장치의 개략단면도이다.
도 6 은 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 제 1실시예를 나타내기 위한, 도 5 에 이어지는 공정을 나타내는 반도체 장치의 개략단면도이다.
도 7 은 본 발명에 의한 반도체 장치의 제조공정에서의 패터닝 방법의 다른 실시예를 나타내기 위한, 도 2 에 대응하는 반도체 장치의 개략단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 제 1 금속막
3 : 제 1 층 절연막 4 : 제 2 층 절연막
5 : 화학증폭계 레지스트막
6 : 화학증폭계 레지스트막에 형성된 개구부
6A : 절연막에 형성된 도통공 7 : 불용화층
8 : 세정액 9 : 제 2 금속막
작용
상술한 바와 같이, 패터닝된 화학증폭계 레지스트층을 마스크로 하여 반도체 기판상의 막을 습식 에칭할 때, 미리 패터닝된 화학증폭계 레지스트층 표면에, 예를 들어, 습식 에칭액에 대하여 불용성 또는 난용성의 보호막을 형성하고, 화학증폭계 레지스트의 습식 에칭 내성을 향상시킨 후 습식 에칭을 실시한다. 그럼으로써, 습식 에칭으로 발생된 상술한 화학증폭계 레지스트막의 패터닝 변형을 방지할 수 있어, 반도체 기판상의 막에 소망의 패턴을 얻을 수 있다. 여기에서, 습식 에칭액에 대한 「불용성」이란, 습식 에칭액에서 거의 용해되지 않는 성질이고, 습식 에칭액에 대한 「난용성」이란, 습식 에칭액에 잘 용해되기 어려운 성질로서, 본 발명에서는 습식 에칭을 실행하고 있는 동안 완전히 용해되지 않으면, 화학증폭계 레지스트막을 습식 에칭액으로부터 보호할 수 있으므로 충분하다.
발명의 실시형태
본 발명의 실시예로서, 반도체장치의 제조공정에 대한 하층 패턴과 상층 패턴을 금속막으로 결선하는 공정에 대하여 첨부도면을 참조하면서 설명하기로 한다.
도 1 에 나타낸 바와 같이, 소망하는 패턴이나 구조가 형성되어 있는 하층 패턴 (기판 (1)) 의 표면에 상층 패턴과의 배선용 금속막 (2) 을 형성한다. 이 금속막 (2) 은, 예를 들어 Al 막으로 두께는 약 700 ㎚ 로 한다. 이어서, 하층 패턴 (기판 (1) + 금속막 (2)) 과 상층 패턴을 분리하는 절연막으로서, 예를 들어 실리콘 산화막을 형성한다. 이 절연막은 2 층 중첩되어 형성된다. 제 1 층 절연막 (3) 으로서, 충분한 절연을 확보하기 위해 치밀한 산화막을 500 ㎚ ~ 800 ㎚ 정도 형성한다. 그리고, 제 2 층 절연막 (4) 으로서, 평탄화를 위해 치밀하지 않은 실리콘 산화막, 예를 들어 유기실리카막을 스핀 도포로 300 ㎚ ~ 500 ㎚ 정도 형성한다.
상층 도전성막과 하층 도전성막을 결선하기 위한 도통공을 절연막에 형성한다. 이 도통공은 절연막을 관통하여, 하층 패터닝 금속막 (2) 에 도달하도록 리소그래피 공정에서 개구된다. 따라서, 도 1 에 나타낸 바와 같이, 2 층 절연막 (3+4) 상에 화학증폭계 레지스트를 스핀 도포하여 화학증폭계 레지스트막 (5) 을 형성한다.
이어서, 자외선광 또는 엑시머레이저광, 전자선, 그 밖의 레지스트 감광수단에 의한 노광과 현상을 실시하고 화학증폭계 레지스트막 (5) 을 패터닝하여, 도 2 에 나타낸 바와 같이, 화학증폭계 레지스트막 (5) 에, 도통공에 대응하는 개구부 (6) 를 형성한다.
또, 이렇게 패터닝된 화학증폭계 레지스트막 (5) 의 표면에 표면처리제를 스핀 도포하여, 도 2 에 나타낸 바와 같이, 화학증폭계 레지스트막 (5) 의 표면에 불용화층 (7) 을 형성한다. 표면처리제로서는, 용제에 노볼락계 수지를 수 ％∼수십 ％ 용해시킨 액을 사용한다. 이어서, 개구부 (6) 에 침입한 표면처리제를 세정액 (8) 으로 세정한다. 세정액 (8) 으로는 알칼리계 용액 또는 유기용제를 사용할 수 있다.
계속해서, 도 3 에 나타낸 바와 같이, 이렇게 패터닝되고 또 표면처리된 화학증폭계 레지스트막 (5) 을 마스크로 하여 제 2 층 절연막 (4) 의 실리콘 산화막을 플루오르산 (HF) 등으로 습식 에칭한다. 이 때, HF 로의 습식 에칭 직전에, 계면활성제로 처리하는 경우가 있다. 그리고, 습식 에칭 후에, 수분을 증발시키기 위하여, 100 ℃ 이상의 온도로 베이크한다.
이어서, 도 4 에 나타낸 바와 같이, 플라즈마 등을 사용한 건식 에칭으로 제 1 층 절연막 (3) 의 가공을 실시한다. 그 후, 박리수단에 의하여, 도 5 에 나타낸 바와 같이, 화학증폭계 레지스트막 (5) 을 박리한다. 이상과 같이, 리소그래피 공정에서 관통시킨 도통공 (6A) 을 2 층 절연막으로 형성한다.
계속해서, 절연막상에 CVD 또는 스퍼터 등의 수단을 이용하여, 도 6 에 나타낸 바와 같이, 제 2 금속막 (9) 을 형성한다. 이때, 제 2 금속막 (9) 은, 도통공 (6A) 의 내부에도 성막되기 때문에, 이 도통공 (6A) 을 통하여 하층의 금속막 (2) 과 상층의 제 2 금속막 (9) 이 도통한다.
이렇게, 본 실시예를 사용함으로써 반도체 장치의 하층 패턴 (기판 (1)) 의 금속막 (2) 과 상층 패턴 (제 2 금속막 (9)) 은, 도통공 (6A) 을 통하여 결선된다. 필요한 패턴 및 구조가 형성되어 있는 하층 패턴 (기판 (1)) 의 표면에 상층 패턴과의 배선용 금속막이 형성되어 있고, 결선의 필요가 없는 부분은 절연막, 예를 들어 실리콘 산화막으로 분단되어 있다.
상기 절연막은 하지(下地) 패턴의 단차를 흡수하기 위해, 두껍게 할 필요가 있다. 본 실시예의 반도체 장치에서는, 800 nm∼1300 nm 두께로 되어 있다. 이것은 디바이스의 구조나 품종에 따라 상이하다. 이 두꺼운 실리콘 산화막은, 한번에 형성하는 것이 어렵기 때문에, 2 층으로 중첩하여 형성한다. 제 1 층 절연막 (3) 은, 상술한 바와 같이, 치밀한 산화막을 500 nm∼800 nm 정도 형성하고, 그리고 제 2 층 절연막 (4) 은, 치밀하지 않은 실리콘 산화막, 예를 들어 유기 실리카막을 스핀 도포에 의해 300 nm ∼ 500 nm 정도 형성한다. 그리고, 2 층 절연막을 관통하고 하층의 금속막 (2) 에 도달하는 도통공 (6A) 을 개구한다.
이 도통공 (6A) 은, 리소그래피 공정에서 개구된다. 2 층 절연막상에 화학증폭계 레지스트막을 스핀 도포하여 화학증폭계 레지스트막을 형성한다. 이어서, 화학증폭계 레지스트막을, 자외광 또는 엑시머레이저광, 전자선, 그 밖의 레지스트 감광수단에 의해 노광하고 현상하여, 화학증폭계 레지스트막에 개구부 (6) 를 형성한다. 그리고, 화학증폭계 레지스트막의 표면에 불용화막 (7) 을 스핀 도포한다. 불용화막 (7) 은, 용제에 노볼락계 수지를 수 ％∼수십 ％ 용해시킨 액 (표면처리제) 을 스핀 도포하여 형성한다.
이어서, 개구부 (6) 에 침입한 표면처리제를 세정액 (8) 으로 세정한다. 세정액 (8) 으로는, 알칼리계 용액 또는 유기용제를 사용할 수 있다. 상기 화학증폭계 레지스트는, 그 표면에서 표면처리제와 화학적으로 결합하여 표면상태가 변화하기 때문에 (불용화층), 세정액에는 용해되지 않는다. 한편, 도통공 (6A) 내에 침입한 표면처리제와 산화막의 결합은, 약한 물리결합이기 때문에, 세정액 (8) 에 의해 쉽게 씻어낼 수 있다.
계속해서, 이 화학증폭계 레지스트막을 마스크로 하여 제 2 층 절연막 (4) 의 실리콘 산화막을 플루오르산 (HF) 등으로 습식 에칭한다. 이 때, HF 로의 습식 에칭 직전에, 계면활성제로 처리하는 경우가 있다. 이것은, 습식 에칭의 액 (HF) 이 개구부에 쉽게 침입하기 때문이다. 이 습식 에칭에서, 화학증폭계 레지스트막은, 불용화층으로 습식 에칭액으로부터 보호되고 있기 때문에, 산촉매반응은 일어나지 않는다. 따라서, 화학증폭계 레지스트막의 개구에 변형이 일어나지 않는다.
그리고, 습식 에칭후, 수분을 증발시키기 위하여 100 ℃ 이상의 온도에서 베이크한다. 이 베이크에 있어서도, 화학증폭계 레지스트막이 불용화층으로 습식 에칭액으로부터 보호되고 있기 때문에, 산이 화학증폭계 레지스트막에 접촉되는 일도, 산의 확산이 열로 촉진되는 일도 없다. 따라서, 산촉매 반응은 일어나지 않으며, 화학증폭계 레지스트막의 개구에 변형이 일어나지 않는다.
수분이 어느 정도 증발한 후, 다시 화학증폭계 레지스트막을 마스크로 하여 플라즈마 등을 사용한 제 1 층 절연막 (3) 의 건식 에칭을 실시한다. 화학증폭계 레지스트막의 개구에 변형이 일어나지 않기 때문에, 화학증폭계 레지스트막의 개구와 동일한 도통공 (6A) 이 2 층 절연막에 형성된다. 그 후, 화학증폭계 레지스트를 박리수단에 의해 박리한다.
이상과 같이 하여, 리소그래피 공정에서 도통공 (6A) 을 개구한다. 계속해서 절연막상에 CVD 또는 스퍼터 또는 다른 수단을 사용해서 상층의 제 2 금속막 (9) 을 형성한다. 그러면, 금속막 (9) 은 도통공 (6A) 의 내부에도 성막되기 때문에, 이 도통공 (6A) 을 통해 하층의 금속막 (6) 과 도통한다.
상술한 실시예에서 반도체 기판 (1) 상에 하층의 금속막 (2) 을 형성하여 하층 패턴으로 하였다. 그러나, 도통공 (6A) 이 형성되는 반도체 기판 (1) 의 표면영역에 직접 상층 금속막 (9) 을 접촉시킬 수 있는 경우에는, 하층의 금속막 (2) 을 생략할 수 있음은 당업자에게는 당연하다. 또한, 하층의 금속막 (2) 이 반도체 기판 (1) 이 접하는 것이 아니라, 층간절연막상에 형성되어 있는 것이어도 됨도 당업자에게는 당연하다.
본 발명의 다른 실시예로서는, 화학증폭계 레지스트막의 표면 성질을 변화시키는 방법으로서, 현상액과 같은 강알칼리의 액으로 표면처리하는 방법이 있다. 강알칼리에 의한 표면 처리에 의해, 화학증폭계 레지스트막 표면의 알칼리에 용해되기 쉬운 저분자량 성분이 먼저 용해되고, 저용해성의 고분자량 성분이 표면에 많이 잔존하여, 결과적으로 도 7 에 나타낸 바와 같이, 화학증폭계 레지스트막의 표면에 난용화층 (70) 이 형성되기 때문에, 습식 에칭액이 침입하기 어려워진다. 도 7 에서, 도 2 에 나타낸 구성요소와 동일 구성요소에는 동일한 참조번호를 붙이며 설명은 생략한다.
또한, 다른 화학증폭계 레지스트막의 표면 성질을 변화시키는 방법으로서, 화학증폭계 레지스트막의 표면을 플라스마에 노출시키는 방법이 있다. 플라스마에 노출된 화학증폭계 레지스트막의 표면은 플라스마에 의한 열, 이온, 가스 등에 의해 변질되어 습식 에칭액이 침입하기 어려워져, 결과적으로 도 7 에 나타낸 바와 같이 화학증폭계 레지스트막의 표면에 난용화층 (70) 이 형성된다.
또, 그 밖에도 노광 선원과는 다른 선원의 광 또는 방사선을 조사하여 화학증폭계 레지스트막의 표면의 성질을 바꾸어, 결과적으로 도 7 에 나타낸 바와 같이, 화학증폭계 레지스트막의 표면에 난용화층 (70) 을 형성하는 방법도 있다.
본 발명을 사용하면, 상층 도전성막과 하층 도전성막의 결선용 개구부를 형성하는 공정에 화학증폭계 레지스트를 사용할 수 있다. 따라서, 높은 스루풋이며 미세한 패턴을 형성할 수 있게 된다. 이것은 화학증폭계 레지스트를 마스크로 하여 습식 에칭을 실시해도 상기 화학증폭계 레지스트막의 패턴이 변형되기 않는 것에 의한다. 따라서, 소망하는 바람직한 개구 패턴을 얻을 수 있고 반도체 장치의 수율, 생산성이 향상된다. 그 이유는, 상기 화학증폭계 레지스트막의표면에 통상적인 레지스트와는 상이한 상태의 막 (습식 에칭에 대해 불용성 또는 난용성의 표면보호막) 이 형성되어 습식 에칭과 화학증폭계 레지스트의 반응을 억제할 수 있기 때문이다.
이미 아는 바와 같이, 화학증폭계 레지스트는 노광 선원에 의해 노광된 부분에 발생된 산에 의한 촉매 반응을 이용한 고해상도, 고감도 레지스트이다. 습식 에칭액은, 강산이기 때문에, 화학증폭계 레지스트가 이것과 접촉하면 접촉면에서 산촉매반응이 일어나, 형성된 레지스트 패턴이 변형된다. 특히, 습식 에칭 후에 베이크를 실시하면 습식 에칭액의 산이 화학증폭계 레지스트에 침입하여 활발하게 움직이며 돌아다니기 때문에 (확산되기 때문에), 심한 패턴 변형이 발생하여 개구부가 막히는 일도 있고, 상층과 하층 패턴이 전혀 결선되지 않는 일도 있다. 본 발명에 의해 이들 문제가 해결되었다.

Claims (5)

  1. 반도체 기판상의 막에 화학증폭계 레지스트층을 형성하고 이 화학증폭계 레지스트층을 패터닝하고 이 패터닝된 화학증폭계 레지스트층을 마스크로 하여 반도체 기판상의 막을 습식 에칭하는, 반도체 장치의 제조공정에서의 패터닝 방법에 있어서, 상기 습식 에칭을 실시하기 전에, 상기 패터닝된 화학증폭계 레지스트층에습식 에칭에 대해 불용성 또는 난용성의 보호막을 형성하는 표면처리를 실시함으로써화학증폭계 레지스트의 습식에칭 내성을 향상시키는 것을 특징으로 하는 패터닝 방법.
  2. 제 1 항에 있어서, 상기 보호막은, 화학증폭계 레지스트의 표면에, 용제에 노볼락계 수지를 수 ％ ∼ 수십 ％ 용해시킨 액을 스핀 도포하고, 이어서 세정액으로 세정함으로써 형성되는 것을 특징으로 하는 패터닝 방법.
  3. 제 1 항에 있어서,상기 화학증폭계 레지스트층의 표면처리로서,강알칼리액으로 표면처리를 실시하는 것을 특징으로 하는 패터닝 방법.
  4. 제 1 항에 있어서,상기 화학증폭계 레지스트층의 표면처리로서, 상기 화학증폭계 레지스트 표면을 플라즈마에 노출시키는 것을 특징으로 하는 패터닝 방법.
  5. 제 1 항에 있어서,상기 화학증폭계 레지스트층의 표면처리로서,상기 화학증폭계 레지스트 표면에노광 선원과는 상이한 선원의 광 또는 방사선을 조사하는 것을 특징으로 하는 패터닝 방법.
KR1019990018870A 1998-05-25 1999-05-25 반도체 장치의 제조공정에서의 패터닝 방법 KR100312049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-142970 1998-05-25
JP10142970A JP3087726B2 (ja) 1998-05-25 1998-05-25 半導体装置の製造プロセスにおけるパターニング方法

Publications (2)

Publication Number Publication Date
KR19990088538A KR19990088538A (ko) 1999-12-27
KR100312049B1 true KR100312049B1 (ko) 2001-11-03

Family

ID=15327905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018870A KR100312049B1 (ko) 1998-05-25 1999-05-25 반도체 장치의 제조공정에서의 패터닝 방법

Country Status (6)

Country Link
US (1) US6376155B2 (ko)
JP (1) JP3087726B2 (ko)
KR (1) KR100312049B1 (ko)
CN (1) CN1236973A (ko)
GB (1) GB2337826B (ko)
TW (1) TW518655B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989603B2 (en) * 2001-10-02 2006-01-24 Guobiao Zhang nF-Opening Aiv Structures
JP2003140362A (ja) * 2001-11-02 2003-05-14 Mitsubishi Electric Corp レジストパターンの強化方法
CN100383664C (zh) * 2002-03-20 2008-04-23 张国飙 低成本光刻技术
KR100634387B1 (ko) 2004-07-22 2006-10-16 삼성전자주식회사 위상 쉬프트 마스크의 수리 방법
US7972957B2 (en) * 2006-02-27 2011-07-05 Taiwan Semiconductor Manufacturing Company Method of making openings in a layer of a semiconductor device
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
JP2009194207A (ja) * 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
JP5698923B2 (ja) * 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 自己整合型スペーサー多重パターニング方法
US10727044B2 (en) 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244102A (ja) * 1993-02-16 1994-09-02 Oki Electric Ind Co Ltd レジストパターンの保護膜の形成方法
KR950006981A (ko) * 1993-08-19 1995-03-21 문정환 포토레지스트패턴 형성방법
KR950024275A (ko) * 1994-01-14 1995-08-21 문정환 미세 레지스트 패턴형성방법
JPH0936011A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd パターン形成方法
JPH104084A (ja) * 1996-06-18 1998-01-06 Sony Corp 金属系膜のエッチング方法
JPH10163093A (ja) * 1996-12-03 1998-06-19 Oki Electric Ind Co Ltd レジストパターン形成方法
JPH10321593A (ja) * 1997-05-16 1998-12-04 Nec Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH467473A (de) * 1965-06-10 1969-01-15 Powers Chemco Inc Verfahren zum Herstellen von Abdeckschichten und lichtempfindlichen organischen Filmschichtbildnern zu seiner Durchführung
GB1225754A (ko) * 1967-06-09 1971-03-24
GB1422698A (en) * 1973-04-06 1976-01-28 Norland Products Inc Photo resist composition and process
DE3666638D1 (en) * 1985-03-11 1989-11-30 Hoechst Celanese Corp Process for the production of photoresist patterns
EP0247153A4 (en) * 1985-11-27 1988-05-19 Macdermid Inc THERMALLY STABILIZED, LIGHT-RESISTANT IMAGES.
GB2221767A (en) * 1988-08-09 1990-02-14 Plessey Co Plc Bi-level resist etch process
JPH02156244A (ja) 1988-12-08 1990-06-15 Oki Electric Ind Co Ltd パターン形成方法
JPH05181281A (ja) 1991-11-01 1993-07-23 Fuji Photo Film Co Ltd フオトレジスト組成物及びエツチング方法
JPH065565A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH06214402A (ja) 1992-10-30 1994-08-05 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JPH07120934A (ja) 1993-10-25 1995-05-12 Sony Corp 現像方法
JPH0883763A (ja) 1994-09-13 1996-03-26 Dainippon Printing Co Ltd 微細パターン形成方法および透明導電膜パターン形成基板
JP2867964B2 (ja) * 1996-06-27 1999-03-10 日本電気株式会社 レジスト膜パターンの形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244102A (ja) * 1993-02-16 1994-09-02 Oki Electric Ind Co Ltd レジストパターンの保護膜の形成方法
KR950006981A (ko) * 1993-08-19 1995-03-21 문정환 포토레지스트패턴 형성방법
KR950024275A (ko) * 1994-01-14 1995-08-21 문정환 미세 레지스트 패턴형성방법
JPH0936011A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd パターン形成方法
JPH104084A (ja) * 1996-06-18 1998-01-06 Sony Corp 金属系膜のエッチング方法
JPH10163093A (ja) * 1996-12-03 1998-06-19 Oki Electric Ind Co Ltd レジストパターン形成方法
JPH10321593A (ja) * 1997-05-16 1998-12-04 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
GB9912175D0 (en) 1999-07-28
GB2337826A (en) 1999-12-01
JP3087726B2 (ja) 2000-09-11
JPH11340117A (ja) 1999-12-10
TW518655B (en) 2003-01-21
CN1236973A (zh) 1999-12-01
US20010031425A1 (en) 2001-10-18
KR19990088538A (ko) 1999-12-27
GB2337826B (en) 2002-10-09
US6376155B2 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
JP4287383B2 (ja) レジストの加工方法及び半導体装置の製造方法
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
KR19990075991A (ko) 반도체 소자의 금속배선 형성방법
KR100312049B1 (ko) 반도체 장치의 제조공정에서의 패터닝 방법
JP3361918B2 (ja) 半導体集積回路装置の微細ホールの形成方法
US6107202A (en) Passivation photoresist stripping method to eliminate photoresist extrusion after alloy
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
KR19990074758A (ko) 스트립 전처리액, 포토레지스트 제거방법 및 이들을 이용한 반도체장치의 제조방법
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP3271518B2 (ja) 半導体装置の製造方法
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
US20030194619A1 (en) Method for manufacturing resist pattern
US6337174B1 (en) Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
KR19990068224A (ko) 포토레지스트 패턴 형성 방법
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
KR980011726A (ko) 패턴 형성방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
US7776513B2 (en) Method of manufacturing semiconductor device
JP4322482B2 (ja) 微細レジストパターンの形成方法、および半導体装置の製造方法
KR100318454B1 (ko) 반도체소자제조방법
JP2006504256A (ja) 層構造からなる階段状プロファイルを形成する方法
KR100198640B1 (ko) 폴리머 제거방법
JPH07254605A (ja) 配線形成方法
KR0184055B1 (ko) 반도체 소자의 콘택부 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee