JP2006504256A - 層構造からなる階段状プロファイルを形成する方法 - Google Patents

層構造からなる階段状プロファイルを形成する方法 Download PDF

Info

Publication number
JP2006504256A
JP2006504256A JP2004545664A JP2004545664A JP2006504256A JP 2006504256 A JP2006504256 A JP 2006504256A JP 2004545664 A JP2004545664 A JP 2004545664A JP 2004545664 A JP2004545664 A JP 2004545664A JP 2006504256 A JP2006504256 A JP 2006504256A
Authority
JP
Japan
Prior art keywords
layer structure
layer
during
forming
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004545664A
Other languages
English (en)
Inventor
アッサル、ジェローム
アイヒャー、シモン
ナンサー、エリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2006504256A publication Critical patent/JP2006504256A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明は層構造(2)からなる階段状プロファイルを形成する方法に関する。第二の構造形成ステップの間に、第一の残りの層構造部分(211)の下側に位置している、第二の層構造部分(22)の領域を、取り除き、第一の残りの層構造部分(211)の第一の突出部(A)を形成し、第三の構造形成ステップの間に、第一の残りの層構造部分(211)の第一の突出部(A)を取り除く。

Description

本発明は半導体製造技術の分野に関する。本発明は、主請求項の前提部分に記載の、層構造からなる階段状プロファイルを形成する方法に関する。
半導体に形成された複数の金属の層の構造形成を行うために、複数の連続する構造形成ステップの間に、通常、多数の知られた技術が用いられる。この場合、まず、フォトレジストが、保護層として、金属の層または金属の層構造に頻繁に形成される。結果として生じる第一のフォトレジスト層は、続いて、第一の露光マスクを通って露光される。続いて、フォトレジストの状態に応じて、フォトレジスト層の、露光された領域または露光されない領域が取り除かれる。その結果、露光されない領域または露光された領域が残る。
1つまたは複数の構造形成ステップの間には、次に、金属の層または層構造がエッチングされる。この場合、種々のエッチング方法、すなわち、水溶液でのエッチング、ドライエッチング、反応性イオンエッチングまたはこれらの方法の組合せが用いられる。この場合、フォトレジスト層の残りの領域は、この領域の下側に位置している、金属の層または層構造の複数の領域のエッチングを阻止しまたは遅らせる。
この場合、特に、複雑な構造形成がなされねばならない、および/または、多数の単層からなる層構造がエッチングされねばならないとき、膨大な全費用が結果として生じることがある。これらの場合、必要な構造形成ステップの数が増大する。種々の構造形成ステップのために、異なったエッチング方法または少なくとも1つの異なったエッチング剤が頻繁に必要となる。この場合、一部には、2つの構造形成ステップの間にも、再度、1つまたは複数の他のフォトレジスト層が形成され、他の露光マスクを通して露光され、他のフォトレジスト層の露光された領域または露光されない領域が取り除かれねばならない。
しかし、複数のマスクが使用されると、特に、露光マスクの位置決めの際の整列上の問題の故に、全工程が次第に不正確になる。
複数の層構造の構造形成の使用例は、非気密に閉じられたモジュール・ハウジングと共に圧力接触可能な電力用半導体モジュール内に用いられる、特に半導体チップのために、電極を半導体チップに形成することである。このような半導体チップは、電気接触のために、Ti、NiおよびAgからなる層構造を有することは好都合であり、Ti層は半導体チップの最も近くに位置している。半導体チップの内部構造および製造工程に従って、この層構造は、種々の点に、例えば、主電極とゲート電極との間の領域で、構造形成されねばならない。この場合、構造の典型的な大きさは、一般的に0.5mmよりも小さい。
Ti、NiおよびAgの層構造をエッチングによって構造形成する際に、アンダーエッチングされる領域が形成されないことに注意しなければならない。何故ならば、このような領域には、製造工程中にまたは半導体チップの操作中に汚れおよび/または堆積物が形成されるからである。汚れおよび/または堆積物は、取り除くのが難しくて、半導体チップの操作性に悪影響を及ぼすことがあり、あるいは、半導体チップの破壊をもたらすことがある。
従って、本発明の課題は、出来る限り少ない構造形成ステップで間に合い、複数の構造形成ステップの間に保護層の形成を必要としない、明細書導入部に記載のタイプの方法を提供することである。
この課題および他の課題は、主請求項の特徴を有する、層構造からなる階段状プロファイルを形成する方法によって、解決される。この場合、第一の、第二のおよび第三の構造形成ステップの間に、第一の、第二のおよび第三の層構造部分が、夫々部分的に、すなわち、第一の、第二のおよび第三の残りの層構造部分を残して、取り除かれる。このことは、第二のおよび第三の夫々の構造形成ステップの間に、第二のおよび第三の夫々のエッチング剤の作用下でなされる。
この場合、本発明では、第二の構造形成ステップの間に、第一の残りの層構造部分がアンダーエッチングされる。すなわち、この層構造部分の下側に位置している、第二の残りの層構造部分の領域が取り除かれる。この場合に形成される、第一の残りの層構造部分の第一の突出部は、第三の構造形成ステップの間に、所望の階段状プロファイルを得るために、再度取り除かれる。
この場合、方法の好ましい変更の実施の形態では、第一の構造形成ステップの間に、第一のエッチング剤が用いられる。このエッチング剤が、第三の構造形成ステップの間に用いられるエッチング剤と、化学的には実質的に同一であることは好ましい。この場合、第一のおよび第三の構造形成ステップのためには、同一のエッチング・バスを用いることができる。このことは方法の複雑さを著しく減少させ、方法の経済的なおよび環境に優しい実施を可能にする。
本発明の他の好都合な実施の形態は、従属請求項に記載されている。利点および特徴は、図面との関連による、本発明の好ましい変更の実施の形態の、以下の詳細な記載から、明らかになる。
図面に使用された参照符号および参照符号の意味は、参照符号リストにまとめられている。基本的には、同一の参照符号は同一の構成部分を表わす。
図1は、半導体チップ1に形成された層構造2を有する、本発明に係わる方法のための出発材料を示す。この層構造は、第一の層構造部分としてのAg層21と、第二の層構造部分としてのNi層22と、第三の層構造部分としてのTi層23とからなる。Ag層21の第一の厚みdは好ましくは数マイクロメートルであり、Ni層22の第二の厚みdおよびTi層23の第三の厚みdは、好ましくは夫々数10分の1マイクロメートルである。Ag層21の一部分は、保護層としてのフォトレジスト層3によって被覆される。
階段状プロファイル(Stufenprofil)を層構造2に形成するために、まず、第一の構造形成ステップの間に、Ag層21が、第一のエッチング剤としての、過酸化水素(H),水酸化アンモニウム(NHOH)および水(HO)からなる化学溶液によって、エッチングされる。
第一のエッチング剤として、以下の溶液が用いられることは好ましい。この溶液には、H,NHOHおよびHOが、H:NHOH:HO=1:x:yの体積比で存在している。但し、0.5<x<2.0および4.0<y<10.0、が選択されることは好ましい。第一の構造形成ステップが、温度T、好ましくは10℃<T<30℃で、数10分までの数分の時間中に、好都合には第一のエッチング・バスでなされることは好ましい。
この場合、Ag層21がアンダーエッチングされることは好ましい。それ故に、第二の突出部Bがフォトレジスト層3に生じる。フォトレジスト層は奥行きtを有する。tがdより大きくなるほどに、Ag層21がアンダーエッチングされることは好ましい。このようにして、Ag層21が、フォトレジストで被覆されていない個所で、完全にかつ残りなく取り除かれることが保証される。この場合、Ni層22は、第一の構造形成ステップの間に、実質的にエッチングされない。第一の構造形成ステップから結果として生じ、第一の残りの層構造部分としての、残りのAg層211を有する第一の中間材料は、図2に見て取れる。
第二の構造形成ステップの間に、図2の第一の中間材料から始まって、Ni層22が、第二のエッチング剤としての、硝酸(HNO)の水溶液によってエッチングされる。それ故に、残りのNi層221のみが残る。HNO:HO=1:zの体積比に関しては、2.0<z<8.0が選択される。第二の構造形成ステップは、温度T、好ましくは30℃<T2<50℃で、好ましくは10分よりも少ない時間中になされることは好ましい。この場合、残りのAg層211の下側に位置している、Ni層22の領域が取り除かれる。それ故に、残りのAg層211の第一の突出部Aが生じる。この突出部は奥行きtを有する。第二の構造形成ステップ後に結果として生じる第二の中間材料は、図3に見て取れる。
第三の構造形成ステップの間に、図3の第二の中間材料から始まって、Ti層23がエッチングされる。この場合、第三のエッチング剤として、同様に、過酸化水素(H),水酸化アンモニウム(NHOH)および水(HO)からなる化学溶液が用いられる。この化学溶液が第一のエッチング剤と同一の体積比で存在することは好ましい。
第三の構造形成ステップが第一のエッチング・バスでなされることができることは好都合である。この場合、残りのAg層211は、同時に、Ti層と共にエッチングされて、最終のAg層212を形成する。それ故に、第一の突出部Aは溶解され、Ni層22はオーバーエッチングされ、最後に、所望の階段状プロファイルが形成される。この場合、まず、第一の突出部Aは、化学的なマスクとして作用する。このマスクは、第一の突出部Aの下側に位置している、Ti層23の領域が、第三のエッチング剤によって溶解されることを阻止し、あるいは、このような溶解を少なくとも非常に遅らせる。第一の突出部Aが溶解された後に、第三のエッチング剤によってエッチングされない、残りのNi層221は、Ti層23のための従来のマスクとして作用する。
Tiが、第三のエッチング剤によって、Agよりも著しく緩慢にエッチングされるので、アンダーエッチング、すなわち、残りのNi層221の第三の突出部の形成が効果的に阻止される。図4は、第三の構造形成ステップから結果として生じる、本発明に係わる方法の第三の中間材料を示す。最後に、なお、フォトレジスト層3が取り除かれることは好都合である。それ故に、本発明に係わる方法によって形成される階段状プロファイルを有する、図5に見られる半導体チップ1が生じる。
本発明の方法が、半導体チップ1と、階段状プロファイルが形成されるべきである層構造2との間に、1つまたは複数の中間層があるときにも、用いられることができることは好都合である。
他の構造形成ステップも、第一の、第二のおよび第三の構造形成ステップの前に、その後にまたはその間に行うことができることは好都合である。
本発明に係わる方法のための出発材料を示す。 第一の構造形成ステップから結果として生じる第一の中間材料を示す。 第二の構造形成ステップから結果として生じる第二の中間材料を示す。 第三の構造形成ステップから結果として生じる最終材料を示す。 フォトレジスト層を取り除いた後の、本発明に係わる方法で形成された階段状プロファイルを有する半導体チップを示す。
符号の説明
1・・・半導体チップ、
2・・・層構造、
21・・・Ag層、第一の層構造部分、
22・・・Ni層、第二の層構造部分、
23・・・Ti層、第三の層構造部分、
211・・・残りのAg層、
212・・・最終のAg層、
221・・・残りのNi層、
3・・・保護層、フォトレジスト層、
A・・・第一の突出部、
B・・・第二の突出部。

Claims (9)

  1. a)第一の構造形成ステップの間に、第一の層構造部分(21)を、第一の残りの層構造部分(211)を残して取り除き、
    b)第二の構造形成ステップの間に、前記第一の層構造部分(21)の下側に位置している第二の層構造部分(22)を、第二のエッチング剤によるエッチングによって、部分的に取り除き、
    c)第三の構造形成ステップの間に、前記第二の層構造部分(22)の下側に位置している第三の層構造部分(23)を、第三のエッチング剤によるエッチングによって、部分的に取り除く、
    層構造(2)からなる階段状プロファイルを形成する方法において、
    d)前記第二の構造形成ステップの間に、前記第一の残りの層構造部分(211)の下側に位置している、前記第二の層構造部分(22)の領域を、取り除き、前記第一の残りの層構造部分(211)の第一の突出部(A)を形成し、
    e)第三の構造形成ステップの間に、前記第一の残りの層構造部分(211)の前記第一の突出部(A)を取り除くこと、を特徴とする方法。
  2. 前記第二のおよび第三の構造形成ステップを水溶液中で行うことを特徴とする請求項1に記載の方法。
  3. 前記第一の構造形成ステップを、第一のエッチング剤によるエッチングによって行うことを特徴とする請求項1または2に記載の方法。
  4. 前記第一のエッチング剤および前記第三のエッチング剤のために、実質的に同一の化学的組成物を選択することを特徴とする請求項3に記載の方法。
  5. 前記第一の構造形成ステップの間に、前記第一の層構造部分(21)の厚み(d)よりも大きい長さtを有する、保護層(3)の第二の突出部(B)が生じる程度に、前記第一の層構造部分(21)取り除くこと、を特徴とする請求項1から4のいずれか1項に記載の方法。
  6. 前記第一の層構造部分(21)は実質的にAgを、前記第二の層構造部分(22)は実質的にNiを、前記第三の層構造部分(23)は実質的にTiを有すること、を特徴とする請求項1から5のいずれか1項に記載の方法。
  7. 第二のエッチング剤として、硝酸の水溶液を、好ましくは、1:zの希釈比(但し2.0<z<8.0)で用いること、を特徴とする請求項1から6のいずれか1項に記載の方法。
  8. 第一のおよび第三のエッチング剤として、過酸化水素、水酸化アンモニウムおよび水からなる混合物を、好ましくは、ほぼ1:x:yの体積比で用い、
    但し、0.5<x<2.0および4.0<y<10.0、を選択すること、
    を特徴とする請求項1から7のいずれか1項に記載の方法。
  9. 前記第一の構造形成ステップの前に、保護層(3)を前記第一の層構造部分(21)上に設けることを特徴とする請求項1から8のいずれか1項に記載の方法。
JP2004545664A 2002-10-23 2003-10-17 層構造からなる階段状プロファイルを形成する方法 Pending JP2006504256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02405909A EP1416527A1 (de) 2002-10-23 2002-10-23 Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge
PCT/CH2003/000681 WO2004038796A1 (de) 2002-10-23 2003-10-17 Verfahren zur herstellung eines stufenprofils aus einer schichtfolge.

Publications (1)

Publication Number Publication Date
JP2006504256A true JP2006504256A (ja) 2006-02-02

Family

ID=32088103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004545664A Pending JP2006504256A (ja) 2002-10-23 2003-10-17 層構造からなる階段状プロファイルを形成する方法

Country Status (7)

Country Link
US (1) US20060094247A1 (ja)
EP (2) EP1416527A1 (ja)
JP (1) JP2006504256A (ja)
CN (1) CN100380648C (ja)
AU (1) AU2003269664A1 (ja)
DE (1) DE50303134D1 (ja)
WO (1) WO2004038796A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035977A (ko) * 2007-10-08 2009-04-13 엘지디스플레이 주식회사 액정표시장치의 제조 방법
TWI404811B (zh) * 2009-05-07 2013-08-11 Atomic Energy Council 金屬氮氧化物薄膜結構之製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
EP0257328B1 (de) * 1986-08-11 1991-10-23 Siemens Aktiengesellschaft Verfahren zur Stabilisierung von pn-Übergängen
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
US5200351A (en) * 1989-10-23 1993-04-06 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
CN1017950B (zh) * 1989-12-18 1992-08-19 北京大学 硅器件芯片背面银系溅射金属化
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
JP4324259B2 (ja) * 1998-07-07 2009-09-02 シャープ株式会社 液晶表示装置の製造方法
US6297161B1 (en) * 1999-07-12 2001-10-02 Chi Mei Optoelectronics Corp. Method for forming TFT array bus
US6103619A (en) * 1999-10-08 2000-08-15 United Microelectronics Corp. Method of forming a dual damascene structure on a semiconductor wafer
US6905618B2 (en) * 2002-07-30 2005-06-14 Agilent Technologies, Inc. Diffractive optical elements and methods of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法

Also Published As

Publication number Publication date
EP1554753A1 (de) 2005-07-20
CN100380648C (zh) 2008-04-09
EP1416527A1 (de) 2004-05-06
US20060094247A1 (en) 2006-05-04
EP1554753B1 (de) 2006-04-26
WO2004038796A1 (de) 2004-05-06
AU2003269664A1 (en) 2004-05-13
CN1706041A (zh) 2005-12-07
DE50303134D1 (de) 2006-06-01

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
KR100388591B1 (ko) 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법
JP4394430B2 (ja) 半導体素子の金属配線の形成方法
JP2006504256A (ja) 層構造からなる階段状プロファイルを形成する方法
JP3087726B2 (ja) 半導体装置の製造プロセスにおけるパターニング方法
KR100796509B1 (ko) 반도체 소자의 제조방법
US6251568B1 (en) Methods and apparatus for stripping photoresist and polymer layers from a semiconductor stack in a non-corrosive environment
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
JP2000054164A (ja) 絶縁材料の加工方法と当該方法による絶縁材料加工品 および当該方法に使用するレジスト材料
US4498954A (en) Selective process for etching chromium
KR100378064B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990057882A (ko) 반도체 장치 제조 방법
KR100528445B1 (ko) 이중 게이트 산화막 형성 방법
KR100203751B1 (ko) 반도체장치의 제조방법
KR20040025163A (ko) 금속 식각 공정 시 금속 부식 방지 방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
JP2000035678A (ja) パターン形成方法
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
JP4645492B2 (ja) 金属パターン形成方法
KR20020094092A (ko) 레지스트 코팅을 이용한 잔류물 제거 방법
JPH0536684A (ja) 半導体装置の製造方法
KR100192548B1 (ko) 캐패시터 제조방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법
JPH05129490A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209