KR19990074758A - 스트립 전처리액, 포토레지스트 제거방법 및 이들을 이용한 반도체장치의 제조방법 - Google Patents

스트립 전처리액, 포토레지스트 제거방법 및 이들을 이용한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR19990074758A
KR19990074758A KR1019980008562A KR19980008562A KR19990074758A KR 19990074758 A KR19990074758 A KR 19990074758A KR 1019980008562 A KR1019980008562 A KR 1019980008562A KR 19980008562 A KR19980008562 A KR 19980008562A KR 19990074758 A KR19990074758 A KR 19990074758A
Authority
KR
South Korea
Prior art keywords
acid solution
acetic acid
organic acid
photoresist
metal
Prior art date
Application number
KR1019980008562A
Other languages
English (en)
Other versions
KR100287173B1 (ko
Inventor
윤철주
권영민
박흥수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980008562A priority Critical patent/KR100287173B1/ko
Priority to US09/270,229 priority patent/US6635582B2/en
Publication of KR19990074758A publication Critical patent/KR19990074758A/ko
Application granted granted Critical
Publication of KR100287173B1 publication Critical patent/KR100287173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

금속 배선층 형성을 위한 패터닝시 사용된 포토레지스트를 제거할 때 스트립 공정 전에 사용되는 전처리액, 포토레지스트 제거 방법, 및 이들을 이용한 반도체 장치의 제조 방법에 관하여 개시한다. 본 발명에서는 반도체 제조를 위한 건식 식각 공정 후 포토레지스트를 제거하기 위하여, 이 포토레지스트를 애싱한 후 스트립하기 전에 상기 식각된 결과물을 카르복실기(carboxyl group)를 가지는 유기산(organic acid) 용액과 탈이온수(deionized water)가 1:0 ∼ 1:100의 부피비로 혼합된 처리액을 사용하여 처리한다.

Description

스트립 전처리액, 포토레지스트 제거 방법 및 이들을 이용한 반도체 장치의 제조 방법
본 발명은 반도체 제조용 처리액 및 이를 이용한 반도체 제조 방법에 관한 것으로, 특히 금속 배선층 형성을 위한 패터닝시 사용된 포토레지스트를 제거할 때 스트립 공정 전에 사용되는 전처리액, 포토레지스트 제거 방법, 및 이들을 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 제조 공정에 있어서, 포토리소그래피 공정에 의하여 배선을 포함한 각종 패턴을 형성한 후에는 반드시 식각 마스크로 사용된 포토레지스트의 잔여물, 형성된 패턴의 측벽에 쌓인 식각 반응 부산물인 각종 폴리머, 플라즈마 공정에서 발생된 반응 찌꺼기(residue) 등을 제거하기 위한 세정 공정을 반드시 거치게 된다.
반도체 소자의 집적도가 증가함에 따라 패턴들이 미세화되고 빠른 동작 속도를 요하게 되므로, 특히 금속 배선을 형성하거나 이들 금속 배선을 상호 연결시키기 위한 콘택홀을 형성하기 위하여 포토레지스트를 사용하여 건식 식각 공정을 행한 경우에는, 상기와 같은 세정 공정의 중요성이 더욱 강조되고 있다.
현재의 반도체 제조 공정에서는 다양한 종류의 금속, 금속화 재료(metallization material), 다중 금속(multimetal) 등에 의하여 도전층들이 형성되고, 이들 도전층으로 이루어지는 하부 배선과 상부 배선의 상호 연결(interconnection)을 위하여 콘택을 형성한다. 이와 같은 금속 배선들 사이의 상호 연결을 위한 콘택은 주로 텅스텐을 사용하여 형성된다. 예를 들면, 상기 하부 배선과 상부 배선을 연결시키기 위하여 상기 하부 배선 위에 비아홀(via hole)을 형성하고, 상기 비아홀 내부를 텅스텐(W)으로 채워서 상기 콘택을 형성한다.
도 1 내지 도 3은 반도체 기판(10)상에 통상적인 방법으로 금속 배선을 형성하는 단계를 나타내는 단면도들이다.
도 1을 참조하면, 예를 들면 알루미늄(Al)으로 이루어지는 하부 배선층(12)이 형성된 반도체 기판(10)상에 상기 하부 배선층(12)을 일부 노출시키는 비아홀(H1)을 갖춘 층간 절연막(14)을 형성한다. 그 후, 상기 비아홀(H1) 내부를 텅스텐으로 채워서 텅스텐 플러그에 의한 콘택(20)을 형성한다. 그 후, 상기 콘택(20) 위에 예를 들면 알루미늄으로 이루어지는 금속층(22)을 형성한다.
도 2를 참조하면, 상기 콘택(20)을 통하여 상기 하부 배선층(12)과 연결되는 상부 배선층을 형성하도록 상기 금속층(22)을 패터닝하기 위하여 상기 금속층(22) 위에 원하는 포토레지스트 패턴을 참조 부호 "32"로 표시한 바와 같이 형성한다. 그러나, 반도체 소자의 고집적화에 따른 결과로서 오버랩 마진(overlap margin)이 부족한 경우에는 원하는 포토레지스트 패턴(32) 형성 공정을 진행하더라도 실제로는 참조 부호 "34"로 표시한 바와 같이 원하지 않는 폭을 가지는 포토레지스트 패턴(34)이 얻어질 수 있다.
도 3은 상기 포토레지스트 패턴(34)을 사용하여 상기 금속층(22)을 건식 식각한 결과를 나타낸 것이다. 도 3에 도시한 바와 같이, 상기 포토레지스트 패턴(34)을 사용하여 상기 금속층(22)을 패터닝한 결과, 상부 배선층(22a)이 얻어지는 동시에 상기 콘택(20)의 일부가 노출된다.
상기 콘택(20)은 상기 상부 배선층(22a) 형성을 위한 건식 식각 공정을 거치면서 상기 노출된 부분을 통하여 심한 손상(damage)을 입게 되고, 그 후에 상기 포토레지스트 패턴(34)을 제거하기 위하여 스트립 공정을 행할 때 상기 콘택(20)을 형성하는 텅스텐의 일부 또는 전체가 없어지는 현상이 종종 발생된다.
도 4a는 상기 포토레지스트 패턴(34)을 스트립한 후의 콘택 부분과 상부 배선층(22a)의 일부를 도시한 상면도이고, 도 4b는 그 단면도이다. 상기한 바와 같이, 상부 배선층(22a) 형성을 위한 건식 식각시 상기 콘택(20)이 손상을 받아서 상기 포토레지스트 패턴(34)의 스트립시에 상기 콘택(20)을 형성하는 텅스텐이 없어진 결과, 비아홀(H1) 내에는 텅스텐 플러그가 존재하지 않거나 일부(20a) 존재하여 완전한 콘택이 형성되지 않고 상기 하부 배선층(12)과 상부 배선층(22a)이 전기적으로 연결될 수 없게 된다.
상기와 같은 현상이 발생되면, 소자가 정상적으로 동작될 수 없고, 수율(yield)이 현저히 저하되는 결과를 초래한다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로서, 금속층을 건식 식각한 후 포토레지스트를 스트립할 때 콘택으로부터 금속 물질이 없어져버리는 현상을 방지할 수 있는 포토레지스트 스트립 전처리액을 제공하는 것이다.
본 발명의 다른 목적은 포토레지스트를 이용하여 건식 식각에 의해 금속 플러그 콘택과 연결되는 금속 패턴을 형성한 후 상기 포토레지스트를 스트립할 때 상기 콘택으로부터 금속 물질이 없어져버리는 현상을 방지할 수 있는 포토레지스트 제거 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 포토레지스트 제거 방법을 이용하여 금속 배선을 효과적으로 연결시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
도 1 내지 도 3은 통상적인 방법으로 반도체 기판상에 금속 배선을 형성하는 단계를 나타내는 단면도들이다.
도 4a 및 도 4b는 각각 통상적인 방법으로 포토레지스트 패턴을 스트립한 후의 콘택 부분과 상부 배선층의 일부를 도시한 상면도 및 단면도이다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 포토레지스트 제거 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 방법에 따라 포토레지스트 패턴을 스트립한 후 콘택과 도전층의 일부를 도시한 상면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판, 112 : 제1 도전층
114 : 층간 절연막, 120 : 콘택
122 : 금속층, 122a : 제2 도전층
134 : 포토레지스트 패턴, 140 : 스트립 전처리액
H2 : 비아홀
상기 목적을 달성하기 위하여 본 발명에 따른 포토레지스트 스트립 전처리액은 반도체 제조를 위한 건식 식각 공정 후 식각 마스크로 사용되는 포토레지스트를 스트립하기 전에 사용되는 것으로서, 카르복실기(carboxyl group)를 가지는 유기산(organic acid) 용액과 탈이온수(deionized water)가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 이루어진다.
상기 유기산 용액은 아세트산 수용액 및 시트르산 수용액으로 이루어지는 군에서 선택되는 어느 하나이다. 상기 아세트산 수용액은 50 ∼ 99.9 중량%의 아세트산을 함유한다.
바람직하게는, 본 발명에 따른 포토레지스트 스트립 전처리액은 상기 유기산 용액과 탈이온수가 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어진다.
상기 다른 목적을 달성하기 위하여 본 발명에서는 반도체 기판상에서 소정의 막 패터닝을 위한 건식 식각 마스크로 사용된 포토레지스트를 제거하는 방법을 제공한다. 이 방법에서는 포토레지스트를 애싱(ashing)한다. 상기 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리한다. 상기 포토레지스트를 소정의 세정액을 사용하여 스트립한다.
상기 또 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 제조 방법에서는 반도체 기판상에 금속으로 이루어지는 제1 도전층을 형성한다. 상기 제1 도전층 위에 층간 절연막을 형성한다. 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 건식 식각하여 상기 제1 도전층을 일부 노출시키는 홀을 형성한다. 상기 제1 포토레지스트 패턴을 애싱한다. 상기 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리한다. 상기 제1 포토레지스트 패턴을 소정의 세정액을 사용하여 스트립한다.
상기 제1 도전층은 알루미늄, 구리 또는 백금으로 이루어지는 군에서 선택되는 적어도 하나의 금속으로 형성된다.
또한, 본 발명에 따른 반도체 제조 방법에서는 상기 포토레지스트 패턴의 스트립 단계 후에, 상기 홀 내에 금속 물질을 채워서 콘택을 형성한다. 상기 층간 절연막 및 콘택의 상면을 덮는 금속층을 형성한다. 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금속층을 건식 식각하여 제2 도전층을 형성한다. 상기 제2 포토레지스트 패턴을 애싱한다. 상기 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리한다. 상기 제2 포토레지스트 패턴을 소정의 세정액을 사용하여 스트립한다.
상기 금속 물질은 텅스텐 또는 금속 실리사이드이다.
상기 금속층은 알루미늄, 구리 또는 백금으로 이루어지는 군에서 선택되는 적어도 하나의 금속으로 형성된다.
본 발명에 의하면, 건식 식각 공정에 의하여 금속층 표면을 노출시키는 식각 공정을 진행한 후, 사용된 포토레지스트를 제거하기 위한 스트립 공정시에 콘택에서 금속 물질이 없어져버리는 현상이 발생되는 것을 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에 따른 포토레지스트 전처리액은 카르복실기(carboxyl group)를 가지는 유기산(organic acid) 용액과 탈이온수(deionized water)가 1:0 ∼ 1:100의 부피비, 바람직하게는 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어진다.
본 발명에 따른 포토레지스트 전처리액으로 사용 가능한 바람직한 유기산 용액은 아세트산(acetic acid) 수용액 및 시트르산(citric acid) 수용액을 포함한다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 포토레지스트 제거 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 알루미늄과 같은 금속으로 이루어지는 제1 도전층(112)이 형성된 반도체 기판(100)상에 상기 제1 도전층(112)을 부분적으로 노출시키는 홀, 예를 들면 비아홀(H2)을 갖춘 층간 절연막(114)을 형성한다. 상기 제1 도전층(112)은 상기 반도체 기판(100)상에서 예를 들면 배선층, 비트 라인 또는 로칼 인터커넥션(local interconnection) 역할을 할 수 있다. 상기 제1 도전층(112)은 필요에 따라서 알루미늄 외에 구리 또는 백금으로 이루어질 수 있다.
그 후, 상기 비아홀(H2) 내에 텅스텐과 같은 금속 물질을 채워서 금속 플러그로 이루어지는 콘택(120)을 형성한다. 상기 콘택(120)은 텅스텐과 같은 금속 외에 금속 실리사이드, 예를 들면 티타늄 실리사이드 또는 코발트 실리사이드에 의하여 형성할 수도 있다.
그 후, 상기 층간 절연막(114) 및 콘택(120)의 각 상면들을 덮도록 예를 들면 알루미늄으로 이루어지는 금속층(122)을 형성한다. 이어서, 상기 콘택(120)을 통하여 상기 제1 도전층(112)과 연결되는 상부 도전층을 형성하기 위하여, 상기 금속층(122) 위에 포토레지스트 패턴(134)을 형성한다. 도 5에는 앞에서 도 2를 참조하여 이미 설명한 바와 같이 오버랩 마진이 부족하여 상기 포토레지스트 패턴(134)이 원하는 폭보다 더 작은 폭으로 형성된 경우가 도시되어 있다.
도 6을 참조하면, 상기 포토레지스트 패턴(134)을 식각 마스크로 하여 상기 금속층(122)을 건식 식각하여, 상기 콘택(120)을 통하여 상기 제1 도전층(112)과 전기적으로 연결되는 제2 도전층(122a)을 형성한다. 이 때, 도시한 바와 같이 상기 제2 도전층(122a)이 형성된 후 상기 콘택(120)이 노출될 정도로 상기 포토레지스트 패턴(134)이 작은 폭을 가지는 경우에는, 상기 건식 식각시 상기 콘택(120)의 노출된 부분이 손상을 받게 된다. 따라서, 후속 공정에서 상기 콘택(120)을 구성하는 금속 물질이 없어져버리는 현상을 방지하기 위하여 후술하는 바와 같이 상기 식각시 받은 손상을 치유할 필요가 있다.
도 7을 참조하면, 상기 포토레지스트 패턴(134)을 제거하기 위하여 먼저 상기 포토레지스트 패턴(134)을 O2가스를 사용하여 애싱(ashing)한다.
이어서, 상기 애싱 공정을 거친 포토레지스트 패턴(134)을 스트립하기 전에, 상기 콘택(120)을 구성하는 금속을 스트립 공정시 사용되는 세정액으로부터 보호하기 위하여, 상기 포토레지스트 패턴(134)의 애싱 공정을 거친 결과물을 본 발명에 따른 스트립 전처리액(140)으로 전처리한다.
상기 스트립 전처리액(140)에 의한 전처리 공정은 약 상온 내지 80℃, 특히 바람직하게는 45 ∼ 55℃의 온도 조건하에서 행한다.
상기 스트립 전처리액(140)은 카르복실기(carboxyl group)를 가지는 유기산(organic acid) 용액과 탈이온수(deionized water)가 1:0 ∼ 1:100의 부피비, 바람직하게는 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어진다.
상기 유기산 용액으로서 아세트산(acetic acid) 수용액 또는 시트르산(citric acid) 수용액을 사용한다.
유기산 용액으로서 아세트산 수용액을 사용하는 경우에는, 상기 아세트산 수용액은 약 50 ∼ 99.9 중량%의 아세트산을 함유할 수 있다.
상기 포토레지스트 패턴(134)의 스트립 전에 상기 결과물을 상기 스트립 전처리액(140)에 의하여 처리하면, 상기 반도체 기판(100)상에서 노출되어 있는 금속층들의 표면이 식각되지는 않고, 상기 제2 도전층(122a) 형성을 위한 건식 식각시에 손상 받은 상기 콘택(120)을 비롯한 금속층들의 표면에 약한 결합층이 형성된다. 따라서, 후속의 스트립 공정시에 상기 콘택(120)으로부터 텅스텐과 같은 금속 물질이 없어져 버리는 현상이 발생되는 것을 방지할 수 있다.
도 8을 참조하면, 소정의 세정액을 사용하여 상기 전처리된 포토레지스트 패턴(134)을 스트립하여 제거한다. 이 스트립 공정에서는 상기 세정액으로서 예를 들면 시판되고 있는 ACT-CMI, ACT-935, EKC 245, EKC 265 등을 사용할 수 있다.
도 9는 상기 포토레지스트 패턴(134)을 스트립한 후 상기 콘택(120)과 상기 제2 도전층(122a)의 일부를 도시한 도면, 즉 도 8의 부분 상면도이다. 상기한 바와 같이, 상기 제2 도전층(122a) 형성을 위한 건식 식각시 상기 콘택(120)이 손상을 받았더라도 상기 포토레지스트 패턴(134)을 스트립하기 전에 본 발명에 따른 스트립 전처리액(140)으로 처리함으로써 상기 콘택(120)으로부터 금속 물질이 없어져버리는 것이 방지되므로, 상기 포토레지스트 패턴(134)이 제거된 후 비아홀(H2) 내에 콘택(120)이 그대로 존재하게 된다.
상기 실시예에서는 상기 콘택(120)이 형성된 후 상기 제2 도전층(122a) 형성을 위한 패터닝시 사용된 포토레지스트 패턴(134)을 제거할 때에만 본 발명에 따른 스트립 전처리액을 적용하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 예를 들면, 상기 콘택(120)을 형성하기 전에, 상기 비아홀(H2)을 형성하기 위한 건식 식각 공정시 상기 비아홀(H2)에 의하여 노출된 상기 제1 도전층(112) 부분이 받은 손상을 치유하기 위하여, 상기 층간 절연막(112)의 패터닝에 사용된 포토레지스트 패턴(도시 생략)을 제거하기 위한 스트립 공정 전에도 본 발명에 따른 스트립 전처리액을 상기한 실시예에서와 같이 적용하는 것이 가능하다.
또한, 본 발명은 상기 실시예에서와 같이 콘택 위에 도전층을 형성할 때에만 한정되는 것이 아니며, 예를 들면 비트 라인과 같은 도전층 위에 금속 배선층을 형성할 때, 또는 비트 라인과 같은 도전층 위에 비아홀에 의한 콘택을 형성하고, 이 콘택을 통하여 연결되는 금속 배선층을 형성할 때에도 각각 적용될 수 있다. 즉, 포토레지스트 패턴을 사용하여 금속층 표면을 노출시키는 건식 식각 공정을 행하는 경우이면 어떤 경우라도 상기 포토레지스트 패턴을 제거하기 전에 본 발명에 따른 스트립 전처리액을 사용하여 처리할 수 있다. 그 결과, 건식 식각시 노출된 금속층 표면에서 받은 손상이 치유될 수 있다.
상기한 바와 같이, 본 발명에 의하면 건식 식각 공정에 의하여 금속층 표면을 노출시키는 식각 공정을 진행한 후, 사용된 포토레지스트 패턴을 제거할 때 스트립 공정 전에 카르복실기를 가지는 유기산 용액과 탈이온수가 소정의 비로 혼합된 스트립 전처리액으로 처리를 행하므로, 노출된 금속 표면에 약한 보호막이 형성되어 건식 식각시에 받은 손상이 치유될 수 있다. 따라서, 포토레지스트 패턴을 스트립한 후에 콘택과 같은 금속 패턴에서 금속 물질이 없어져버리는 현상을 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (19)

  1. 반도체 제조를 위한 건식 식각 공정 후 식각 마스크로 사용되는 포토레지스트를 스트립하기 전에 사용되는 전처리액으로서, 카르복실기(carboxyl group)를 가지는 유기산(organic acid) 용액과 탈이온수(deionized water)가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 이루어지는 것을 특징으로 하는 포토레지스트 스트립 전처리액.
  2. 제1항에 있어서, 상기 유기산 용액은 아세트산 수용액 및 시트르산 수용액으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 포토레지스트 스트립 전처리액.
  3. 제1항에 있어서, 상기 유기산 용액은 아세트산 수용액이고, 상기 아세트산 수용액은 50 ∼ 99.9 중량%의 아세트산을 함유하는 것을 특징으로 하는 포토레지스트 스트립 전처리액.
  4. 제1항에 있어서, 상기 유기산 용액과 탈이온수가 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어지는 것을 특징으로 하는 포토레지스트 스트립 전처리액.
  5. 반도체 기판상에서 소정의 막 패터닝을 위한 건식 식각 마스크로 사용된 포토레지스트를 제거하는 방법에 있어서,
    (a) 상기 포토레지스트를 애싱(ashing)하는 단계와,
    (b) 상기 단계 (b)의 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리하는 단계와,
    (c) 상기 포토레지스트를 소정의 세정액을 사용하여 스트립하는 단계를 포함하는 것을 특징으로 하는 포토레지스트 제거 방법.
  6. 제5항에 있어서, 상기 단계 (b)에서 상기 유기산 용액은 아세트산 수용액 및 시트르산 수용액으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 포토레지스트 제거 방법.
  7. 제5항에 있어서, 상기 단계 (b)에서 상기 유기산 용액은 아세트산 수용액이고, 상기 아세트산 수용액은 50 ∼ 99.9 중량%의 아세트산을 함유하는 것을 특징으로 하는 포토레지스트 제거 방법.
  8. 제5항에 있어서, 상기 단계 (b)에서 상기 유기산 용액과 탈이온수가 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어지는 것을 특징으로 하는 포토레지스트 제거 방법.
  9. (a) 반도체 기판상에 금속으로 이루어지는 제1 도전층을 형성하는 단계와,
    (b) 상기 제1 도전층 위에 층간 절연막을 형성하는 단계와,
    (c) 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 건식 식각하여 상기 제1 도전층을 일부 노출시키는 홀을 형성하는 단계와,
    (d) 상기 제1 포토레지스트 패턴을 애싱하는 단계와,
    (e) 상기 단계 (d)의 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리하는 단계와,
    (f) 상기 제1 포토레지스트 패턴을 소정의 세정액을 사용하여 스트립하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 제1 도전층은 알루미늄, 구리 또는 백금으로 이루어지는 군에서 선택되는 적어도 하나의 금속으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서, 상기 단계 (e)에서 상기 유기산 용액은 아세트산 수용액 및 시트르산 수용액으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항에 있어서, 상기 단계 (e)에서 상기 유기산 용액은 아세트산 수용액이고, 상기 아세트산 수용액은 50 ∼ 99.9 중량%의 아세트산을 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제9항에 있어서, 상기 단계 (e)에서 상기 유기산 용액과 탈이온수가 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제9항에 있어서, 상기 단계 (f) 후에
    (g) 상기 홀 내에 금속 물질을 채워서 콘택을 형성하는 단계와,
    (h) 상기 층간 절연막 및 콘택의 상면을 덮는 금속층을 형성하는 단계와,
    (i) 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금속층을 건식 식각하여 제2 도전층을 형성하는 단계와,
    (j) 상기 제2 포토레지스트 패턴을 애싱하는 단계와,
    (k) 상기 단계 (j)의 결과물을 카르복실기를 가지는 유기산 용액과 탈이온수가 1:0 ∼ 1:100의 부피비로 혼합된 용액으로 전처리하는 단계와,
    (l) 상기 제2 포토레지스트 패턴을 소정의 세정액을 사용하여 스트립하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 단계 (g)에서 금속 물질은 텅스텐 또는 금속 실리사이드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 단계 (h)에서 상기 금속층은 알루미늄, 구리 또는 백금으로 이루어지는 군에서 선택되는 적어도 하나의 금속으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제14항에 있어서, 상기 단계 (k)에서 상기 유기산 용액은 아세트산 수용액 및 시트르산 수용액으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제14항에 있어서, 상기 단계 (k)에서 상기 유기산 용액은 아세트산 수용액이고, 상기 아세트산 수용액은 50 ∼ 99.9 중량%의 아세트산을 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제14항에 있어서, 상기 단계 (k)에서 상기 유기산 용액과 탈이온수가 1:5 ∼ 1:20의 부피비로 혼합된 용액으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980008562A 1998-03-13 1998-03-13 포토레지스트제거방법및이들을이용한반도체장치의제조방법 KR100287173B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980008562A KR100287173B1 (ko) 1998-03-13 1998-03-13 포토레지스트제거방법및이들을이용한반도체장치의제조방법
US09/270,229 US6635582B2 (en) 1998-03-13 1999-03-15 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980008562A KR100287173B1 (ko) 1998-03-13 1998-03-13 포토레지스트제거방법및이들을이용한반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990074758A true KR19990074758A (ko) 1999-10-05
KR100287173B1 KR100287173B1 (ko) 2001-06-01

Family

ID=19534774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008562A KR100287173B1 (ko) 1998-03-13 1998-03-13 포토레지스트제거방법및이들을이용한반도체장치의제조방법

Country Status (2)

Country Link
US (1) US6635582B2 (ko)
KR (1) KR100287173B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756187B2 (en) 2002-01-04 2004-06-29 Nec Lcd Technologies, Ltd. Method for removing patterned layer from lower layer through reflow
KR100450332B1 (ko) * 2001-12-22 2004-10-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 리플로우에 의해 하부층으로부터 패터닝된 층을 제거하는방법
KR100848981B1 (ko) * 2005-12-02 2008-07-30 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564489B (en) * 2002-07-25 2003-12-01 Toppoly Optoelectronics Corp Method for improving contact hole patterning
CN100444350C (zh) * 2003-01-06 2008-12-17 旺宏电子股份有限公司 防止钨插塞腐蚀的方法
KR20060030111A (ko) * 2003-07-11 2006-04-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치 제조 방법 및 장치
KR100626382B1 (ko) 2004-08-03 2006-09-20 삼성전자주식회사 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
US7789971B2 (en) 2005-05-13 2010-09-07 Tokyo Electron Limited Treatment of substrate using functionalizing agent in supercritical carbon dioxide
CN104733376A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES442315A1 (es) * 1974-11-04 1977-04-01 Standard Electrica Sa Un metodo para desprender de un substrato una pelicula re- sistente expuesta de fotopolimero.
US6077788A (en) * 1989-02-27 2000-06-20 Hitachi, Ltd. Method and apparatus for processing samples
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5466389A (en) * 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
JP2911792B2 (ja) * 1995-09-29 1999-06-23 東京応化工業株式会社 レジスト用剥離液組成物
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450332B1 (ko) * 2001-12-22 2004-10-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 리플로우에 의해 하부층으로부터 패터닝된 층을 제거하는방법
US6756187B2 (en) 2002-01-04 2004-06-29 Nec Lcd Technologies, Ltd. Method for removing patterned layer from lower layer through reflow
US7214473B2 (en) 2002-01-04 2007-05-08 Nec Lcd Technologies Ltd. Method for removing patterned layer from lower layer through reflow
KR100848981B1 (ko) * 2005-12-02 2008-07-30 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치

Also Published As

Publication number Publication date
KR100287173B1 (ko) 2001-06-01
US20010041455A1 (en) 2001-11-15
US6635582B2 (en) 2003-10-21

Similar Documents

Publication Publication Date Title
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
KR100287173B1 (ko) 포토레지스트제거방법및이들을이용한반도체장치의제조방법
KR940003566B1 (ko) 반도체 장치의 다층배선의 형성방법
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR0147675B1 (ko) 반도체장치 제조시의 알루미늄합금막 식각방법
KR100281129B1 (ko) 배선 형성 방법
KR100458591B1 (ko) 반도체 소자의 폴리머 제거방법
KR100701388B1 (ko) 반도체 소자의 금속 배선 후처리 방법
US7576374B2 (en) Semiconductor device with robust polysilicon fuse
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100452421B1 (ko) 반도체 소자의 금속 배선 공정중 이물 제거 방법
JPH0536684A (ja) 半導体装置の製造方法
KR100468694B1 (ko) 반도체장치의콘택형성방법
JP3011492B2 (ja) エッチング方法
KR19990059188A (ko) 반도체 장치의 금속 배선 형성 방법
KR19980020705A (ko) 식각잔류물 제거방법
KR19980048593A (ko) 비아홀 세정 방법
KR19990086274A (ko) 반도체 소자의 금속 배선 형성 방법
KR19980038876A (ko) 반도체 소자의 금속 배선 형성방법
KR20000026808A (ko) 반도체장치의 퓨즈 형성방법
KR19980034434A (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee