KR100226750B1 - 반도체 소자의 콘택홀형성방법 - Google Patents

반도체 소자의 콘택홀형성방법 Download PDF

Info

Publication number
KR100226750B1
KR100226750B1 KR1019970014258A KR19970014258A KR100226750B1 KR 100226750 B1 KR100226750 B1 KR 100226750B1 KR 1019970014258 A KR1019970014258 A KR 1019970014258A KR 19970014258 A KR19970014258 A KR 19970014258A KR 100226750 B1 KR100226750 B1 KR 100226750B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
contact hole
conductive layer
semiconductor device
Prior art date
Application number
KR1019970014258A
Other languages
English (en)
Other versions
KR19980077232A (ko
Inventor
김형민
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970014258A priority Critical patent/KR100226750B1/ko
Publication of KR19980077232A publication Critical patent/KR19980077232A/ko
Application granted granted Critical
Publication of KR100226750B1 publication Critical patent/KR100226750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

셀로우 졍션이나 미세패턴의 콘택홀을 형성하기에 적당한 반도체 소자의 콘택홀 형성방법에 관한 것으로 이와 같은 반도체 소자의 콘택홀 형성방법은 제 1 도전형 반도체 기판내의 소정영역에 제 2 도전형 도전층을 형성하는 공정과, 상기 도전층을 덮도록 반도체 기판의 전면에 산화막을 형성하는 공정과, 상기 도전층상에 식각가스를 사용하여 잔막이 남도록 산화막을 식각하는 동시에 식각가스를 조절하여 상기 산화막 측벽에 부산물이 형성되도록 하는공정과, 상기 부산물을 마스크로 이용하여 상기 도전층의 소정영역이 드러나도록 잔막이 남은 상기 산화막을 식각하는 공정과, 상기 부산물을 제거하는 공정을 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀형성방법
본 발명은 반도체 소자의 콘택홀 형성방법에 대한 것으로 특히, 셀로우 졍션이나 미세패턴의 콘택홀을 형성하기에 적당한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
종래의 반도체 소자에 콘택홀 형성방법에 대하여 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 1c는 종래 제 1 방법의 콘택형성방법을 나타낸 공정단면도이고, 도 2a 내지 2c는 종래 제 2 방법의 콘택형성방법을 나타낸 공정단면도이다.
종래에는 반도체 기판(1)에 형성된 졍션이나 도전층상에 산화막을 증착한 후 습식각이나 건식각으로 콘택홀을 형성하였는데 먼저 습식각 산화막을 식각하여 형성하다가 점차 미세패턴의 필요성이 증가하고 콘택홀의 사이즈를 줄이면서 절연층의 경사를 없앨수 있는 건식각으로 콘택홀을 형성하는 기술이 사용되었다.
먼저 습식각으로 콘택홀을 형성하는 방법은 도 1a에 도시한 바와 같이 P형 반도체 기판(1)의 소정영역에 N형의 불순물을 이온주입하여 도전층(2)을 형성한다. 그리고 반도체 기판(1)의 전면에 산화막을 증착한다.
그리고 도 1b에 도시한 바와 같이 반도체 기판(1) 전면에 감광막(4)을 도포한 후 노광 및 현상공정으로 도전층(2)의 상부의 산화막(3)이 드러나도록 선택적으로 패터닝한다.
도 1c에 도시한 바와 같이 상기 패터닝된 감광막(4)을 마스크로 이용하여 산화막(3)을 습식각으로 패터닝하여 제 1 콘택홀(5a)을 형성한다. 이때 습식각하여 패터닝된 산화막(3)은 그 측벽이 경사지게 형성된다.
다음으로 건식각으로 콘택홀을 형성하는 방법은 도 2a에 도시한 바와 같이 P형 반도체 기판(1)의 소정영역에 N형의 불순물을 이온주입하여 도전층(2)을 형성한다. 그리고 반도체 기판(1)의 전면에 산화막(3)을 증착한다.
그리고 도 2b에 도시한 바와 같이 반도체 기판(1) 전면에 감광막(4)을 도포한 후 노광 및 현상공정으로 도전층(2) 상부의 산화막(3)이 드러나도록 선택적으로 패터닝한다.
도 2c에 도시한 바와 같이 상기 패터닝된 감광막(4)을 마스크로 이용하여 산화막(3)을 건식각으로 패터닝하여 제 2 콘택홀(5b)을 형성한다.
상기와 같은 종래의 반도체 소자의 콘택홀 형성방법은 다음과 같은 문제점이 있었다.
첫째, 졍션이 얇은 제품이나 미세패턴의 콘택홀을 형성시키고자 할 때 정렬기나 노광기의 한계(0.4㎛이하의 콘택홀의 형성하기가 어려운점) 때문에 종래의 습식각이나 건식각을 사용하여 셀로우 졍션이나 미세패턴의 콘택홀을 형성시키기는 것이 불가능하다.
둘째, X-ray나 E-beam을 이용하여 셀로우 졍션이나 미세패턴의 콘택홀을 형성하는 것은 가능하다. 그러나 엄청난 비용이 들고 또한 패턴을 형성시키는 데 오랜 시간이 필요하므로 비경제적이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 셀로우 정션이나 미소패턴의 콘택홀을 형성하기에 적당한 반도체 소자의 콘택홀 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1c는 종래 제 1 방법의 콘택홀형성방법을 나타낸 공정단면도
도 2a 내지 2c는 종래 제 2 방법의 콘택홀형성방법을 나타낸 공정단면도
도 3a 내지 3e는 본 발명 반도체 소자의 콘택홀형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
10: 반도체 기판 11: 도전층
12: 산화막 13: 감광막
14: 폴리머 15a: 제 1 콘택홀
15b: 제 2 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택홀 형성방법은 제 1 도전형 반도체 기판내의 소정영역에 제 2 도전형 도전층을 형성하는 공정과, 상기 도전층을 덮도록 반도체 기판의 전면에 산화막을 형성하는 공정과, 상기 도전층상에 식각가스를 사용하여 잔막이 남도록 산화막을 식각하는 동시에 식각가스를 조절하여 상기 산화막 측벽에 부산물이 형성되도록 하는공정과, 상기 부산물을 마스크로 이용하여 상기 도전층의 소정영역이 드러나도록 잔막이 남은 상기 산화막을 식각하는 공정과, 상기 부산물을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
도 3a 내지 3e는 본 발명 반도체 소자의 콘택홀형성방법을 나타낸 공정단면도이다.
본 발명 반도체 소자의 콘택홀 형성방법은 도 3a에 도시한 바와 같이 P형 반도체 기판(10)의 소정영역에 N형 불순물 이온을 주입하여 도전층(11)을 형성한다. 이때 N형 불순물이온으로 형성된 도전층(11)은 셀로우 졍션으로 형성되는 것을 포함한다.
도 3b에 도시한 바와 같이 반도체 기판(10)의 전면에 산화막(12)을 증착한다. 이때 산화막(12)은 테오스 산화막(TEOS Oxide)으로 형성한다.
도 3c에 도시한 바와 같이 반도체 기판(10)의 전면에 감광막(13)을 도포한다. 이후에 노광 및 현상공정으로 상기 도전층(11)상부의 소정영역이 드러나도록 선택적으로 패터닝한다.
도 3d에 도시한 바와 같이 패터닝된 감광막(13)을 마스크로 CF4+CHF3+Ar의 가스를 이용하여 상기 산화막(12)을 건식각이나 습식각하여 제 1 콘택홀(15a)을 형성한다.
이때 상기 산화막(12)은 반도체 기판(10)으로 부터 약 1000Å정도가 남도록 식각한다. 이때 식각가스 CF4+CHF3+Ar과 SiO2의 산화막(12)이 반응하여 산화막(12) 측벽에 1000Å정도의 SiHF나 SiFC 계열의 폴리머(14)가 생긴다. 이때 생성되는 폴리머(14)의 양은 CF4량을 조절하여 조절할 수 있다.
도 3e에 도시한 바와 같이 산화막(12) 측벽에 형성된 폴리머(14)를 마스크로 이용하여 남은 산화막(12)을 건식각하여 상기 도전층(11)이 드러나도록 미세패턴으로 형성되는 제 2 콘택홀(15b)을 형성한다. 이렇게 형성하고자 하는 미세한 콘택홀의 크기는 폴리머(14)의 양을 조절하여 조절할 수 있다.
이와 같은 방법을 사용하여 아주 미세한 콘택홀을 형성할 수 있다.
상기와 같은 본 발명 반도체 소자의 콘택홀 형성방법은 다음과 같은 효과가 있다.
콘택홀을 형성시키기 위한 건식각시 정렬기나 노광기의 패턴한계(0.4㎛이하의 패턴을 형성하기 어렵운점)에 상관 없이 0.1㎛ 수준까지의 미세패턴을 형성할 수 있다.

Claims (4)

  1. 제 1 도전형 반도체 기판내의 소정영역에 제 2 도전형 도전층을 형성하는 공정과,
    상기 도전층을 덮도록 반도체 기판의 전면에 산화막을 형성하는 공정과,
    상기 도전층상에 식각가스를 사용하여 잔막이 남도록 산화막을 식각하는 동시에 식각가스를 조절하여 상기 산화막 측벽에 부산물이 형성되도록 하는공정과,
    상기 부산물을 마스크로 이용하여 상기 도전층의 소정영역이 드러나도록 잔막이 남은 상기 산화막을 식각하는 공정과,
    상기 부산물을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 식각가스는 CF4+CHF3+Ar를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서, 상기 부산물은 SiHF SiFC 계열의 폴리머인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서, 상기 산화막의 잔막은 약 1000Å정도가 남도록 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019970014258A 1997-04-17 1997-04-17 반도체 소자의 콘택홀형성방법 KR100226750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014258A KR100226750B1 (ko) 1997-04-17 1997-04-17 반도체 소자의 콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014258A KR100226750B1 (ko) 1997-04-17 1997-04-17 반도체 소자의 콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19980077232A KR19980077232A (ko) 1998-11-16
KR100226750B1 true KR100226750B1 (ko) 1999-10-15

Family

ID=19503095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014258A KR100226750B1 (ko) 1997-04-17 1997-04-17 반도체 소자의 콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100226750B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002364A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체장치의 콘택홀 제조방법

Also Published As

Publication number Publication date
KR19980077232A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US10269581B2 (en) Method of fabricating a semiconductor structure
US5563098A (en) Buried contact oxide etch with poly mask procedure
KR100226750B1 (ko) 반도체 소자의 콘택홀형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
US7125775B1 (en) Method for forming hybrid device gates
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100359787B1 (ko) 패턴 형성 방법
KR0166824B1 (ko) 반도체 소자의 제조방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100336766B1 (ko) 모스 트랜지스터 제조방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100209732B1 (ko) 반도체 소자 제조방법
KR100300053B1 (ko) 반도체소자의자기정렬콘택홀형성방법
KR100315028B1 (ko) 반도체소자의금속배선형성방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100268884B1 (ko) 듀얼 문턱 전압 형성방법
KR100302616B1 (ko) 모스 트랜지스터 제조방법
KR100400764B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR20000028095A (ko) 반도체소자의 제조방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee