KR100275661B1 - 실리레이션을이용한감광막패턴형성방법 - Google Patents

Abstract

감광막패턴을 이용한 식각공정시 식각대상 물질층과의 식각선택비를 극대화시킬 수 있는, 실리레이션을 이용한 감광막패턴 형성방법에 관해 개시하고 있다. 본 발명은, 반도체기판 상에 형성된 식각대상 물질층 위에 감광막을 도포하는 단계; 상기 감광막에 포토리소그래피공정을 적용하여 감광막패턴을 형성하는 단계; 및 상기 감광막패턴이 형성된 반도체기판을 HMCTS 또는 HMDS 오븐에 넣고 실리레이션하는 단계를 구비하는 실리레이션을 이용한 감광막패턴 형성방법을 제공한다. 본 발명에 따르면, 마스크공정에서 감광막의 두께를 충분히 낮출 수 있기 때문에 한계해상도가 아주 낮아질 수 있고, 공정여유도도 증가한다.

Description

실리레이션을 이용한 감광막패턴 형성방법{METHOD FOR PHOTORESIST PATTERN USED SILYLATION}

본 발명은 감광막패턴 형성방법에 관한 것으로서, 특히 감광막패턴을 이용한 식각공정시 식각대상 물질층과의 식각선택비를 극대화시킬 수 있는, 실리레이션을 이용한 감광막패턴 형성방법에 관한 것이다.

반도체소자의 제조과정에서 트랜지스터나 금속배선을 형성하기 위해서 반도체기판 상에 형성된 식각대상 물질층을 식각하는 공정이 필수적이다. 이 때, 식각될 물질층의 패턴은 그 상부에 도포된 감광막을 포토리소그래피공정에서 감광막패턴으로 만들어 줌으로써 결정되는데, 이는 식각공정이 진행되는 동안 감광막패턴이 식각되지 않는 부분에 대해 식각장벽의 역할을 하기 때문이다. 포토리소그래피공정에서 형성된 감광막패턴은 식각이 진행되는 동안 식각대상 물질층의 식각속도에 대비되는 식각속도를 가진다. 이러한 식각속도는 다음과 같이 식각선택비(etch selectivity)로 정의할 수 있다.

식각선택비 = (식각대상 물질층의 식각률)/(감광막의 식각률)

일반적으로, 파장이 365㎚인 i-라인용 감광막의 경우 식각대상 물질층의 종류에 상관없이 안정적인 식각선택비를 가지지만, 원자외선(Deep UltraViolet; 이하 "DUV"라 한다)광용 감광막의 경우 식각대상 물질층이 금속이나 실리콘산화막인 경우 보통 2:1 정도의 낮은 식각선택비를 갖는다. 이러한 사실은 보다 미세한 감광막패턴을 형성하기 위해 채용한 DUV공정에 있어서, 식각공정의 불리함을 야기하고 있는 요인이 되고 있다. 또한, 식각선택비가 낮은 경우, 감광막패턴이 충분한 식각장벽 역할을 하기 위해서는 감광막이 충분한 두께를 가져야 하는데, 이는 마스크공정에서 한계해상도(resolution limit)나, 노광이나 초점심도 측면에서 공정여유도를 불리하게 가져가는 원인이 된다.

따라서, 본 발명의 기술적 과제는, 마스크공정의 진행 시에 충분한 식각선택비를 확보하여 사용하는 감광막의 두께를 낮출 수 있는 감광막패턴 형성방법을 제공하는 데 있다.

도 1 내지 도3은 본 발명의 실시예를 적용하고 식각공정까지 완료한 단계를 나타낸 공정단면도,

도 4는 참고적으로 실리레이션되지 않은 감광막패턴을 사용하여 식각대상 물질층을 식각한 경우, 감소된 두께를 갖는 감광막패턴이 얻어짐을 보인 단면도이다.

* 도면 중의 주요 부분에 대한 부호설명 *

10 … 식각대상 물질층

20 … 감광막패턴

20' … 감소된 두께를 갖는 감광막패턴

30 … 실리레이션된 표면

40 … 실리레이션된 감광막패턴

50 … 식각된 물질층

상기한 기술적 과제를 해결하기 위한 본 발명의 감광막패턴 형성방법은, 반도체기판 상에 형성된 식각대상 물질층 위에 감광막을 도포하는 단계; 상기 감광막에 포토리소그래피공정을 적용하여 감광막패턴을 형성하는 단계; 및 상기 감광막패턴이 형성된 반도체기판을 HMCTS 또는 HMDS 오븐에 넣고 실리레이션하는 단계를 구비하는 것을 특징으로 한다.

본 발명은, 상기 식각대상 물질층이 감광막패턴에 대해 낮은 식각선택비를 가지는 금속 또는 실리콘산화막인 경우에 특히 유용하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.

도 1 내지 도3은 본 발명의 실시예를 적용하고 식각공정까지 완료한 단계를 나타낸 공정단면도이다.

먼저, 도 1에 도시한 바와 같이, 반도체기판(도시생략) 상에 형성된 식각대상 물질층(10) 위에 감광막을 도포하고, 포토리소그래피공정을 적용하여 감광막패턴(20)을 형성한다.

이어서, 도 2와 같이, 감광막패턴(20)이 형성된 반도체기판을 HMCTS 오븐에 넣고 일정 시간동안 실리레이션(silylation)시켜, 감광막패턴의 표면에 실리레이션된 표면(30)을 형성시킨다. 이 때, 감광막패턴이 없는 식각대상 물질층은 감광막에 비해 실리레이션되는 효과가 아주 작기 때문에, 식각선택비가 아주 큰 값을 나타내게 된다. 여기서, HMCTS란 1,1,3,3,5,5-Hexamethylcyclotrisilazane을 말한다. 실리레이션에 의해, 실리콘물질이 감광막의 표면에 함유되도록 감광막패턴 표면의 화학적 물성이 변화하여 건식식각을 행할 때 낮은 식각률을 보이게 된다. 따라서, 식각대상 물질층에 대비한 식각선택비는 아주 커지므로 안정적인 식각공정을 수행할 수 있다. 한편, 실리레이션에 있어서, 상기한 HMCTS 외에도 HMDS(Hexamethyl- disilazane)를 사용해도 무방하다.

그 다음, 실리레이션된 감광막패턴을 식각마스크로 사용하여, 식각대상 물질층을 식각하면, 도 3에 도시한 바와 같은 결과를 얻을 수 있다. 도 3을 참조하면, 도 1의 감광막패턴(20)의 두께가 식각공정을 진행한 후에도 거의 변화하지 않았음을 알 수 있다. 이는 실리레이션된 감광막패턴(40)이 식각대상 물질층에 대해 높은 식각선택비를 가지고 있음을 보여주는 것이다. 따라서, 식각선택비가 낮은 경우에, 이를 감안하여 감광막패턴을 두껍게 형성하던 종래기술의 문제점이 해결된다. 특히 식각대상 물질층이 감광막에 대해 낮은 식각선택비를 가지고 있는 금속이나 실리콘산화막인 경우에, 이러한 장점을 적용한다면 더욱 유용하게 작용할 수 있다.

감광막패턴이 얇은 경우에는 포토리소그래피공정의 진행에 있어서, 초점심도조절 및 해상도를 향상시키는 데 유리하다.

도 4는 참고적으로 실리레이션되지 않은 감광막패턴을 사용하여 식각대상 물질층을 식각한 경우, 감소된 두께를 갖는 감광막패턴(20')이 얻어짐을 보인 단면도이다. 이와 같이, 감광막패턴이 식각 후에 감소한다면, 처음부터 두꺼운 감광막을 도포해야 함은 물론이다.

본 발명에 따르면, 마스크공정에서 감광막의 두께를 충분히 낮출 수 있기 때문에 한계해상도가 아주 낮아질 수 있고, 공정여유도도 증가한다.

또한, 본 발명의 감광막패턴을 사용한 식각공정에서는, 공정진행 시 감광막패턴의 물성이나 식각특성에 영향을 거의 받지 않으므로 안정적인 식각공정을 수행할 수 있다. 즉, 식각된 물질층패턴의 프로파일에서 경사가 발생하는 문제, 또는 식각바이어스(etch bias) 등의 문제가 최소화될 수 있다.

Claims (2)

1. 반도체소자의 패턴을 형성하고자 반도체기판의 구조물에 실리레이션화된 감광막패턴을 형성하는 방법에 있어서,

   반도체기판 상에 형성된 식각대상 물질층 위에 감광막을 도포하는 단계;

   상기 감광막에 포토리소그래피공정을 적용하여 감광막패턴을 형성하는 단계; 및 상기 감광막패턴이 형성된 반도체기판을 HMCTS(Hexamethylcyclotrisilazane) 오븐에 넣고 실리레이션하는 단계를 구비하는 실리레이션을 이용한 감광막패턴 형성방법.
2. 제1항에 있어서, 상기 식각대상 물질층이 감광막패턴에 대해 낮은 식각선택비를 가지는 금속 또는 실리콘산화막인 것을 특징으로 하는 실리레이션을 이용한 감광막패턴 형성방법.

Images