JPS6034038A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6034038A JPS6034038A JP14290583A JP14290583A JPS6034038A JP S6034038 A JPS6034038 A JP S6034038A JP 14290583 A JP14290583 A JP 14290583A JP 14290583 A JP14290583 A JP 14290583A JP S6034038 A JPS6034038 A JP S6034038A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- adhered
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置の製造方法に関し、特に改良された
眉間絶縁膜を有する多層配線構造の半導体装置の製造方
法に関する。
眉間絶縁膜を有する多層配線構造の半導体装置の製造方
法に関する。
従来、多層配線構造を有する半導体装置は第１図に示す
ようなものである。図において１は半導体基板、２は半
導体基板上に形成された第１の絶縁膜、３は層間絶縁用
の第２の絶縁膜、４は下層配線、５は上層配線である。
ようなものである。図において１は半導体基板、２は半
導体基板上に形成された第１の絶縁膜、３は層間絶縁用
の第２の絶縁膜、４は下層配線、５は上層配線である。
図より明らかなように層間絶縁用の第２の絶縁膜３は下
層配線４の上に堆積形成されているので、下層配線４の
形状を反映して段差が生ずる。従ってこの上に形成され
た上層配線５はこの段差部分で段切れと呼ばれるオーブ
ン不良が発生し１重要な問題となっており。
層配線４の上に堆積形成されているので、下層配線４の
形状を反映して段差が生ずる。従ってこの上に形成され
た上層配線５はこの段差部分で段切れと呼ばれるオーブ
ン不良が発生し１重要な問題となっており。
眉間絶縁膜の平坦化は多層配線構造を有する半導体装置
の製造方法において最も重要な問題の一つになっている
。
の製造方法において最も重要な問題の一つになっている
。
本発明の目的は、上記のような問題点に対処してなされ
たもので、と而が平坦となる眉間絶縁膜を有する半導体
装置の製造方法を提供することにある。
たもので、と而が平坦となる眉間絶縁膜を有する半導体
装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、多層配線構造を有す
る半導体装置の製造方法において、半導体基板上の第１
の絶縁膜上に下層配線を形成する工程と、前記下層配線
を含む全表面に第２の絶縁膜を堆積する工程と、前記堆
積した第２の絶縁膜上に前記下層配線と同一パターンの
フォトレジスト膜を形成する工程と、前記フォトレジス
ト膜の形成された前記第２の絶縁膜上に弔３の絶縁膜を
堆積する工程と、前記フォトレジスト膜を除去すると共
にフォトレジスト上の第３の絶縁膜を除去する工程とを
含んで構成さイする。
る半導体装置の製造方法において、半導体基板上の第１
の絶縁膜上に下層配線を形成する工程と、前記下層配線
を含む全表面に第２の絶縁膜を堆積する工程と、前記堆
積した第２の絶縁膜上に前記下層配線と同一パターンの
フォトレジスト膜を形成する工程と、前記フォトレジス
ト膜の形成された前記第２の絶縁膜上に弔３の絶縁膜を
堆積する工程と、前記フォトレジスト膜を除去すると共
にフォトレジスト上の第３の絶縁膜を除去する工程とを
含んで構成さイする。
次に１本発明の実施例について１図面を参照して詳細に
説明する。
説明する。
第２図ｔａ）〜（ｆ）は本発明の一実施しリを説明する
ための工程順に示した断面図である。
ための工程順に示した断面図である。
第２図（ａ）に示すように、先ず半導体基板上に形成さ
れた第１の絶縁膜２上には公知の方法で下層配線４が形
成される。
れた第１の絶縁膜２上には公知の方法で下層配線４が形
成される。
次いで、第２図（ｂ）に示すように、下層配線４を含む
表面上に第２の絶縁膜３をＣＶＤ法等により堆積形成す
る。しかるときは下層配線４の位置は配線に応じ突出し
段差を生ずる。
表面上に第２の絶縁膜３をＣＶＤ法等により堆積形成す
る。しかるときは下層配線４の位置は配線に応じ突出し
段差を生ずる。
次に、第２の絶縁膜３上にフォトレジストを塗布した後
、下層配線形成時に使用したマスクを使用し露光、現像
することにより第２図（Ｃ）に示すように下層配線４と
同一パターンのフォトレジストパターン６を形成１゛る
。
、下層配線形成時に使用したマスクを使用し露光、現像
することにより第２図（Ｃ）に示すように下層配線４と
同一パターンのフォトレジストパターン６を形成１゛る
。
次に第２図（ｄ）に示すように第２の絶縁膜３の形成時
と同じ方法で第２の絶縁膜３とほぼ同じ厚さの第３の絶
縁膜７を堆積形成する。
と同じ方法で第２の絶縁膜３とほぼ同じ厚さの第３の絶
縁膜７を堆積形成する。
次に、下層配線４の上の第２の絶縁膜上に形成されてい
るフォトレジストパターン６を除去すると該フォトレジ
ストパターン６上に堆積形成された第３の絶縁膜は除去
され、第２図（ｅ）のように第２の絶縁膜３の突出部と
後から堆積形成した第３の絶縁膜７の高さは略々同一と
なり表［ｎｆの平坦化が著しく改善された層間絶縁膜が
形成できる。
るフォトレジストパターン６を除去すると該フォトレジ
ストパターン６上に堆積形成された第３の絶縁膜は除去
され、第２図（ｅ）のように第２の絶縁膜３の突出部と
後から堆積形成した第３の絶縁膜７の高さは略々同一と
なり表［ｎｆの平坦化が著しく改善された層間絶縁膜が
形成できる。
次に、第２図（ｆ）に示すように平坦化した層間絶縁膜
上に上層配線５を形成する。しかるときは、上層配線層
５は殆んど起伏なく形成でき１段差に基く問題を解消す
ることができる。
上に上層配線５を形成する。しかるときは、上層配線層
５は殆んど起伏なく形成でき１段差に基く問題を解消す
ることができる。
以上説明したように１本発明の半導体装置の製造方法に
よれば、多層配線構造において懸案であった層間絶縁膜
の平坦化を著しく向上させ、上層配線層の段切れの問題
を発生することのない高信頼性の半導体装置を容易に製
造することができる。
よれば、多層配線構造において懸案であった層間絶縁膜
の平坦化を著しく向上させ、上層配線層の段切れの問題
を発生することのない高信頼性の半導体装置を容易に製
造することができる。
第１図は従来の多層配線構造の半導体装置の一例の断面
図、第２図（ａｌ〜（ｆ）は本発明の一実施例を説明す
るための工程順に示した断面図である。 １・・・・・・半導体基板、２・・・・・・第１の絶縁
膜、３・・・・・・第２の絶縁膜％４・・・・・・下層
配線、５・・・・・・上層配線、６・・・・・・フォト
レジストパターン、７・・・・・・第３の絶縁膜。 条１ 口 塾 ２ Ｖ
図、第２図（ａｌ〜（ｆ）は本発明の一実施例を説明す
るための工程順に示した断面図である。 １・・・・・・半導体基板、２・・・・・・第１の絶縁
膜、３・・・・・・第２の絶縁膜％４・・・・・・下層
配線、５・・・・・・上層配線、６・・・・・・フォト
レジストパターン、７・・・・・・第３の絶縁膜。 条１ 口 塾 ２ Ｖ
Claims (1)
- 多層配線構造を有する半導体装置の製造方法において、
半導体基板上の第１の絶縁膜上に下層配線を形成する工
程と、前記下層配線を含む全表面に第２の絶縁膜を堆積
する工程と、前記堆積した第２の絶縁膜上に前記下層配
線と同一パターンのフォトレジスト膜を形成する工程と
、前記フォトレジスト膜の形成された前記第２の絶縁膜
上に第３の絶縁膜を堆積する工程と、前記フォトレジス
ト膜を除去すると共にフォトレジスト上の第３の絶縁膜
を除去する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14290583A JPS6034038A (ja) | 1983-08-04 | 1983-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14290583A JPS6034038A (ja) | 1983-08-04 | 1983-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034038A true JPS6034038A (ja) | 1985-02-21 |
Family
ID=15326334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14290583A Pending JPS6034038A (ja) | 1983-08-04 | 1983-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034038A (ja) |
-
1983
- 1983-08-04 JP JP14290583A patent/JPS6034038A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034038A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPS5928990B2 (ja) | 半導体装置 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPS61137345A (ja) | 半導体装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS59215748A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JPS6049650A (ja) | 多層配線構造の形成方法 | |
| JPH0123944B2 (ja) | ||
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS5994847A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS6254943A (ja) | 半導体装置の製造方法 | |
| JPH02302037A (ja) | 微細パターンの形成方法 |