JPH02302037A - 微細パターンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［従来の技術］ 従来、この種のパターン形成方法は、第３図（ａ）〜（
ｊ）に示すプロセスを経て行なわれていた。この従来の
パターン形成方法は、第３図（ａ）を参照して、まず半
導体基板（図示せず）上にバターニングされた金属ＣＶ
Ｄ膜からなる下層配線１の上に、５ｉ０２膜２を形成し
て、さらにその上にレジスト膜３を形成する。

次に、レジスト膜３を所望のパターンに露光。

現像することにより、第３図（ｂ）に示す状態になる。

その後５ｉ０２膜２をエツチングしく第３図（ｃ））　
、その上に金属ＣＶＤ膜４を形成した後（第３図（ｄ）
）、エツチングによりレジスト膜３を除去する。その結
果第３図（ｅ）に示すように仮想配線１と上層の配線と
を接続するための配線４ａが形成される。

さらに、第３図（ｆ）に示すようにレジスト膜５を形成
して露光、現像を行ない（第３図（ｇ））、その上に再
び金属ＣＶＤ膜６を形成する（第３図（ｈ））。その後
レジスト膜５をエツチングしく第３図（ｉ））、その上
にＳｉＯ□膜７を堆積させる。

以上の工程を複数回繰返すことにより、多層の配線が形
成される。

［発明が解決しようとする課題］ しかしながら上記従来のパターン形成方法は、下層配線
１と上層配線である金属ＣＶＤ膜４とを接続する配線４
ａの形成と、金属ＣＶＤ膜４の形成とを、それぞれ別々
に１ノジスト膜の形成およびその露光、現像を行なう必
要がある。したがって工程数が多くなるとともに、別工
程で露光、′１３．像を行なうことに起因するパターン
のずれなどの欠陥が発生しやすくなるという問題があっ
た。

本発明は上記従来の問題点を解消するため、製造工程を
簡素化するとともに欠陥の発生を抑制し、製造コストの
低減を図ることのできるパターン形成方法を提供するこ
とを目的とする。

［課題を解決するための手段］ 本発明のパターン形成方法は、まず半導体基板上に形成
された絶縁膜上または導体パターン上に、各々吸収する
光の波長が異なるレジスト膜を複数層形成する。次に各
々のレジスト膜が形成すべきレジストパターンに対応し
た露光を、各々のレジスト膜が吸収する波長のみを含む
光線によって行なう。その後各々のレジスト膜が感光し
た部分を除去するための現像を行ない、さらに不要なレ
ジスト膜をエツチングにより除去する゛。このようにし
て形成されたレジストパターン上に金属ＣＶＤ膜を形成
し、残存するレジスト膜をエツチングにより除去した後
、さらに絶縁膜を堆積させるものである。　“ ［作用］ 本発明のパターン形成方法によれば、複数層に形成され
たレジスト膜が、各々のレジスト膜が吸収する波長の光
の露光パターンのみによって感光し、他の波長の光は吸
収せずに透過する。したがって、レジスト膜の形成と露
光、現像をその都度繰返すことなく、複数層のレジスト
膜を予め形成し、それぞれのレジスト膜が吸収する波長
の光をそれぞれのレジスト膜が形成すべきパターンで露
光することにより、現像の後に所望のレジストパターン
が形成される。したがって、露光のみレジスト膜の層の
数だけ繰返し、現像は１回で完了することになる。

［実施例コ 以下本発明の一実施例について、第１図に基づいて説明
する。

本実施例のパターン形成方法は、第１図（ａ）を参照し
て、まず半導体基板（図示せず）上にバターニングされ
た金属ＣＶＤ膜からなる下層配線１１の上に５ｉ０２膜
１２を形成し、さらにその上に下層レジスト膜１３と上
層レジスト膜１４を形成する。下層レジスト膜１３には
、Ｈｇ光のｇ線のみを吸収する色素を含有するいわゆる
ｇ線しジストを用い、上層レジスト膜１４には、Ｈｇ光
のｉ線のみを吸収する色素を含有するいわゆるｉ線しジ
ストを用いる。第１図（ｂ）に°示すように、Ｈｇ光の
ｉ線１５のみを下層レジスト膜１４のうちの斜線で示す
部分に照射した後、第１図（ｃ）に示すように、Ｈｇ光
のｇ線１６を上層レジスト膜１４のうちの斜線で示す部
分に照射する。このｉ線１５とｇ線１６の露光により、
下層レジスト１１１１３と上層レジスト膜１４はそれぞ
れ斜線を施した部分のみが感光することになり、現像に
よって第１図（ｄ）のようなレジスト膜のパターンが形
成される。

次に、上層レジスト膜１４の残り部をエツチングによっ
て除去した後（第１図（ｅ））　、金属ＣＶＤ膜１７を
形成しく第１図（ｆ））　、さらに下層レジスト膜１３
をエツチングによって除去する（第１図（ｇ））。この
とき、既知であるエツチングの選択比から適切なレジス
ト膜厚およびＳｉＯ□膜厚を設定することにより、第１
図（ｇ）のようなパターンを形成することができる。そ
の後さらに５ｉ０２膜１８を堆積させる（第１図（ｈ）
）。

このように本実施例によれば、１／シスト膜の形成と露
光、現像を繰返すことなく、金属ＣＶＤ膜１７と、それ
を下層配線１１に接続する層間配線１７ａとを同時に形
成することができる。

以上の工程を複数回繰返すことにより、多層の配線が形
成される。

上記実施例のパターン形成方法を用いて、たとえば第２
図に示す多層コイルを容易に形成することが可能である
。

この多層コイルは、第２図を参照して、コイルの芯とな
る強磁性体２１のまわりに、４層の渦巻配線２３ａ、２
３ｂ、２３ｃ、２３ｄが形成され、隣り合う渦巻配線は
相互に層間配線２４ａ、２４ｂ、２４ｃによって接続さ
れている。渦巻配線２３ａ、２３ｃはそれぞれ同じ形状
の渦巻パターンであるが、渦巻配線２３ｂ、２３ｄは渦
巻配線２３ａ、２３ｃとは逆の巻方向の渦巻パターンに
形成されている。したがって隣り合う渦巻配線は相互に
逆の巻方向になっている。このような配線パターンにす
ることにより、各層間配線２４ａ、２４ｂ、２４ｃを鉛
直方向の最短距離で形成し、しかもコイルに流れる電流
（第２図の矢印！で示す）は、いずれの渦巻配線におい
ても同一巻方向に流れることになる。

この多層コイルは、磁気記録再生側の磁気ヘッドや、磁
気センサなどとして用いられる。

なお、第２図には形成された配線パターンのみを示して
いるが、実際にはその間に５ｉ０２が介在しており、そ
れを省略して図示したものである。

この多層コイルは、本発明のパターン形成方法を適用し
た一例にすぎず、他にも幅広く応用することができる。

たとえば、リニアＩＣなどにおいては、コイル体からな
るトランスは従来ＩＣの外部に配されていたが、本発明
のパターン形成方法を適用すれば、トランスそのものを
ＬＳＩ上に直接形成することができる。また、ＬＳＩチ
ップ上に、ＬＣ共振回路や遅延回路を直接形成すること
も可能である。

なお上記実施例では、−通りの工程で２層の金属ＣｖＤ
Ｈのパターンを同時形成する場合について述べたが、３
層以上のレジスト膜を形成して３層以上の金属ＣＶＤ膜
のパターンを同゛時形成することにも同様に適用するこ
とができる。

［発明の効果］ 以上述べたように本発明によれば、吸収する光の波長が
それぞれ異なるレジスト膜を複数層形成し、異なる波長
の光で露光を繰返すことにより、１回の現像で複数層の
金属ＣＶＤ膜のパターンを形成することができる。その
結果工程数が減少するとともに、露光ごとのパターンの
ずれを最小限に抑制することができるため、欠陥の発生
が減少する。したがって製造コストの低減を図ることが
できる。

また、本発明のパターン形成方法を適用してＩＣ上に直
接コイル体を形成することが容易になり、電子部品の小
型化や装置のコンパクト化が図られることになる。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は本発明の一実施例のパターン形
成方法の各工程における形成層の状態を順に示す断面図
、第２図は本発明のパターン形成方法を適用して形成さ
れる多層コイル体の一例をを示す斜視図である。 第３図（ａ）〜（ｊ）は従来のパターン形成方法の各工
程における形成層の状態を順に示す断面図である。 図において、１１は下層配線、１２はＳｉＯ２膜、１３
は下層レジスト膜、１４は上層レジスト膜、１５はｉ線
、１６はｇ線、１７は金属ＣＶＤ膜、１８は５ｉ０２膜
である。

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成された絶縁膜上または導体パターン
   上に、各々吸収する光の波長が異なるレジスト膜を複数
   層形成する工程と、 各々の前記レジスト膜が形成すべきレジストパターンに
   対応した露光を、各々の前記レジスト膜が吸収する波長
   のみを含む光線によって行なう工程と、 各々の前記レジスト膜が感光した部分を除去するための
   現像工程と、 不要なレジスト膜をエッチングにより除去する工程と、 形成されたレジストパターン上に金属ＣＶＤ膜を形成す
   る工程と、 残存するレジスト膜をエッチングにより除去する工程と
   、 さらに絶縁膜を堆積させる工程と、 からなるパターン形成方法。