JP2555879B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2555879B2 JP2555879B2 JP25841788A JP25841788A JP2555879B2 JP 2555879 B2 JP2555879 B2 JP 2555879B2 JP 25841788 A JP25841788 A JP 25841788A JP 25841788 A JP25841788 A JP 25841788A JP 2555879 B2 JP2555879 B2 JP 2555879B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- pattern
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Laminated Bodies (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に形成さ
れるパターン精度を上げる為の方法に関する。
れるパターン精度を上げる為の方法に関する。
一般に、半導体装置の製造過程において、ホトレジス
ト等にパターンを形成する方法は、次の様に行なう。
ト等にパターンを形成する方法は、次の様に行なう。
まず、半導体基板上にホトレジスト膜を回転塗布によ
り被着する。次に、投影露光法を用いて、マスクパター
ンを半導体基板上に投影し、ホトレジスト膜入を選択的
に露光する。次に、現像液を用いて現像するとホトレジ
ストパターンが得られる。次に、このホトレジストパタ
ーンをマスクとして、下地をエッチングするなど必要な
加工を行い、最後にホトレジストパターンを除去する。
り被着する。次に、投影露光法を用いて、マスクパター
ンを半導体基板上に投影し、ホトレジスト膜入を選択的
に露光する。次に、現像液を用いて現像するとホトレジ
ストパターンが得られる。次に、このホトレジストパタ
ーンをマスクとして、下地をエッチングするなど必要な
加工を行い、最後にホトレジストパターンを除去する。
以上のパターン形成工程を通常何回も繰り返すが、先
に形成された段差により微細パターンが精度良く形成出
来なくなる場合がある。
に形成された段差により微細パターンが精度良く形成出
来なくなる場合がある。
第３図（ａ），（ｂ）は従来のホトレジストマスクを
形成した基板の一例の平面図及びＢ−Ｂ′線断面図であ
る。
形成した基板の一例の平面図及びＢ−Ｂ′線断面図であ
る。
凹凸のある基板１にホトレジスト膜９のパターンを形
成した場合、基板の段の高い領域21と段の低い領域22と
では形成されたホトレジストパターンの寸法、特に幅が
異なり一様なパターン寸法を得ることが出来ない。この
理由として以下の３点が考えられる。第１の理由は、段
の高い領域21と、低い領域22でのホトレジスト膜厚が異
なるため、一定のパターン寸法を得るための各々の部分
での最適露光量及び最適現像時間が異なる。第２の理由
は、露光された光が下地段差部分から反射される点であ
る。第３の理由は、露光に用いられた投影露光光学系の
焦点深度が段の高さを十分カバーしていないためであ
る。
成した場合、基板の段の高い領域21と段の低い領域22と
では形成されたホトレジストパターンの寸法、特に幅が
異なり一様なパターン寸法を得ることが出来ない。この
理由として以下の３点が考えられる。第１の理由は、段
の高い領域21と、低い領域22でのホトレジスト膜厚が異
なるため、一定のパターン寸法を得るための各々の部分
での最適露光量及び最適現像時間が異なる。第２の理由
は、露光された光が下地段差部分から反射される点であ
る。第３の理由は、露光に用いられた投影露光光学系の
焦点深度が段の高さを十分カバーしていないためであ
る。
以上の様な段差がパターニングに及ぼす弊害を減ずる
ために、多層レジストと称されるパターン形成法が良く
用いられている。これは、感光性のホトレジスト膜を回
転塗布する前に、下地段差を解消する目的で何らかの有
機膜を塗布しておくものである。多層レジスト法とし
て、いくつかの方法が提案されているが、ここでそのう
ち最も代表的な三層レジスト法を例にして説明する。
ために、多層レジストと称されるパターン形成法が良く
用いられている。これは、感光性のホトレジスト膜を回
転塗布する前に、下地段差を解消する目的で何らかの有
機膜を塗布しておくものである。多層レジスト法とし
て、いくつかの方法が提案されているが、ここでそのう
ち最も代表的な三層レジスト法を例にして説明する。
第４図（ａ）〜（ｄ）は従来の三層レジスト法を説明
するための工程順に示した断面図及び平面図である。
するための工程順に示した断面図及び平面図である。
ます、第４図（ａ）に示すように、凹凸のある基板１
の上に下層膜として適当な厚さの有機膜６を回転塗布に
より形成する。
の上に下層膜として適当な厚さの有機膜６を回転塗布に
より形成する。
次に、第４図（ｂ）に示すように、シラノールを回転
塗布し、熱処理することにより中間層膜としてSOG（Spi
n On Glass）膜７を形成する。
塗布し、熱処理することにより中間層膜としてSOG（Spi
n On Glass）膜７を形成する。
次に、第４図（ｃ）に示すように、上層膜としてホト
レジスト膜９を回転塗布する。次いで、周知の方法で露
光現像を行う。この時、下層膜としての有機膜６により
平坦化がなされているため段差の影響なく上層膜である
ホトレジスト膜９は均一な膜厚で形成されている。ま
た、下層膜に吸光剤などを添加するなどの方法をとるこ
とにより、上層のホトレジスト膜９の露光を行なう際、
下地段差部からの反射の影響をなくすことができる。上
層膜としての、ホトレジストパターンが所望の寸法通り
に形成された後、上層膜であるホトレジスト膜９をマス
クとして中間層のSOG膜７を異方性エッチングを行な
い、更にSOG膜７をマスクとして、下層の有機膜６を異
方性エッチングを行なうと第４図（ｄ）に示すような段
差の影響を受けない有機膜６のパターンが形成できる。
レジスト膜９を回転塗布する。次いで、周知の方法で露
光現像を行う。この時、下層膜としての有機膜６により
平坦化がなされているため段差の影響なく上層膜である
ホトレジスト膜９は均一な膜厚で形成されている。ま
た、下層膜に吸光剤などを添加するなどの方法をとるこ
とにより、上層のホトレジスト膜９の露光を行なう際、
下地段差部からの反射の影響をなくすことができる。上
層膜としての、ホトレジストパターンが所望の寸法通り
に形成された後、上層膜であるホトレジスト膜９をマス
クとして中間層のSOG膜７を異方性エッチングを行な
い、更にSOG膜７をマスクとして、下層の有機膜６を異
方性エッチングを行なうと第４図（ｄ）に示すような段
差の影響を受けない有機膜６のパターンが形成できる。
上述した従来の三層レジスト法でも解決されない問題
がある。下層膜６あるいは、更に中間層７を塗布形成し
た際、狭い領域内での平坦化は行なうことができるが、
例えば第５図に示す様に、段差が密に存在する領域と、
そうでない領域との間では完全に同じ高さにすることは
できない。この状態で前記三層レジスト法を用いてパタ
ーニングを行なうと、段差の密な領域とそうでない領域
のホトレジスト膜９の表面の高さが違い、その間で焦点
のずれが生じ、長周期の寸法変動が発生してしまい、場
合によっては第６図に示す様に、SOG膜７と有機膜６と
が重なって存在する領域、すなわち解像できない領域10
をも存在させることがある。
がある。下層膜６あるいは、更に中間層７を塗布形成し
た際、狭い領域内での平坦化は行なうことができるが、
例えば第５図に示す様に、段差が密に存在する領域と、
そうでない領域との間では完全に同じ高さにすることは
できない。この状態で前記三層レジスト法を用いてパタ
ーニングを行なうと、段差の密な領域とそうでない領域
のホトレジスト膜９の表面の高さが違い、その間で焦点
のずれが生じ、長周期の寸法変動が発生してしまい、場
合によっては第６図に示す様に、SOG膜７と有機膜６と
が重なって存在する領域、すなわち解像できない領域10
をも存在させることがある。
本発明は、絶縁膜に設けられた開口部または配線によ
り表面に凹凸が形成されている半導体基板表面に最下層
と最上層がホトレジスト膜である少くとも二層の膜を積
層し、前記最上層のホトレジスト膜を露光現像して所定
パターンを有するマスクにし、前記パターンを前記最下
層ホトレジスト膜まで順次転写して行く多層レジスト工
程を含む半導体装置の製造方法において、前記最下層レ
ジスト膜形成前に前記半導体基板表面の前記凹凸の密度
が粗の領域に凹凸の密度が密の領域と同等となるような
疑似の凹凸を形成する工程を設けたものである。
り表面に凹凸が形成されている半導体基板表面に最下層
と最上層がホトレジスト膜である少くとも二層の膜を積
層し、前記最上層のホトレジスト膜を露光現像して所定
パターンを有するマスクにし、前記パターンを前記最下
層ホトレジスト膜まで順次転写して行く多層レジスト工
程を含む半導体装置の製造方法において、前記最下層レ
ジスト膜形成前に前記半導体基板表面の前記凹凸の密度
が粗の領域に凹凸の密度が密の領域と同等となるような
疑似の凹凸を形成する工程を設けたものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は本発明の一実施例を説明する
ための平面図及びＡ−Ａ′線断面図である。
ための平面図及びＡ−Ａ′線断面図である。
基板１に本来必要な配線２と本来は必要でないダミー
配線３とを多結晶シリコンで形成する。ダミー配線３は
配線２と同等の高さと幅を有するように形成する。例え
ば、配線２とダミー配線３を高さ0.8μｍ、幅0.8μｍに
形成する。
配線３とを多結晶シリコンで形成する。ダミー配線３は
配線２と同等の高さと幅を有するように形成する。例え
ば、配線２とダミー配線３を高さ0.8μｍ、幅0.8μｍに
形成する。
次に、層間絶縁膜としてPSG（Phosphosilicate Glas
s、リン珪酸ガラス）膜４を0.5μｍの膜厚で形成した
後、このPSG膜４にコンタクト孔をあけ、次に、Al膜５
を0.6μｍの膜厚に被着する。そして、所定パターンのA
l配線を形成すべく三層レジスト法を施す。
s、リン珪酸ガラス）膜４を0.5μｍの膜厚で形成した
後、このPSG膜４にコンタクト孔をあけ、次に、Al膜５
を0.6μｍの膜厚に被着する。そして、所定パターンのA
l配線を形成すべく三層レジスト法を施す。
まず、下層膜としてホトレジスト膜６を回転塗布法で
1.5μｍの厚さに塗布し、次に、SOG（Spin On Glass）
膜７を0.2μｍの厚さに形成し、この上に上層膜として
ホトレジスト膜を回転塗布法で0.5μｍの厚さに塗布し
た後、周知の方法で投影露光現像を行なうことにより上
層膜にAl配線形成用パターンを形成し、次にこのホトレ
ジスト膜をマスクとしてCF4ガスプラズマを用いてSOG膜
７を選択エッチングを行ない、このSOG膜７をマスクと
してO2ガスプラズマを用いてホトレジスト膜６を選択エ
ッチングする。
1.5μｍの厚さに塗布し、次に、SOG（Spin On Glass）
膜７を0.2μｍの厚さに形成し、この上に上層膜として
ホトレジスト膜を回転塗布法で0.5μｍの厚さに塗布し
た後、周知の方法で投影露光現像を行なうことにより上
層膜にAl配線形成用パターンを形成し、次にこのホトレ
ジスト膜をマスクとしてCF4ガスプラズマを用いてSOG膜
７を選択エッチングを行ない、このSOG膜７をマスクと
してO2ガスプラズマを用いてホトレジスト膜６を選択エ
ッチングする。
このように、本発明では、ダミー配線３を付加するこ
とによって下地基板の段差密度を一様にしたので、三層
レジスト法を用いても均一な所定パターンを有するAl配
線を形成することができる。また、半導体装置の回路に
対して本来不要なダミー配線３は本来必要な配線２とは
全く接続されていないため、その存在自体は半導体装置
の本来の機能を何ら損なわない。
とによって下地基板の段差密度を一様にしたので、三層
レジスト法を用いても均一な所定パターンを有するAl配
線を形成することができる。また、半導体装置の回路に
対して本来不要なダミー配線３は本来必要な配線２とは
全く接続されていないため、その存在自体は半導体装置
の本来の機能を何ら損なわない。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明
するための工程順に示した断面図である。
するための工程順に示した断面図である。
まず、第２図（ａ）に示すように、基板１に所定の配
線２を形成する。この実施例においては、配線２は多結
晶シリコンで高さ0.6μｍ、幅0.8μｍ、間隔0.8μｍに
形成した。
線２を形成する。この実施例においては、配線２は多結
晶シリコンで高さ0.6μｍ、幅0.8μｍ、間隔0.8μｍに
形成した。
次に、第２図（ｂ）に示すように、PSG膜４、Al膜５
を順次被着する。
を順次被着する。
次に、第２図（ｃ）に示すように、ダミー配線3aをホ
トレジストを用いて形成する。ダミー配線３は、本来の
配線２と同じように高さ0.6μｍ、幅0.8μｍ、間隔0.8
μｍに形成した。
トレジストを用いて形成する。ダミー配線３は、本来の
配線２と同じように高さ0.6μｍ、幅0.8μｍ、間隔0.8
μｍに形成した。
次に、第２図（ｄ）に示すように、三層レジスト法を
適用し、有機膜６、SOG膜７を形成し、ホトリソグラフ
ィ技術を用いてSOG膜７を選択エッチしてAl配線用パタ
ーンを形成する。次に、SOG膜７をマスクにして有機膜
６、Al膜５を選択エッチする。そして、ダミー配線3aを
その上の有機膜６、SOG膜７と共に除去する。
適用し、有機膜６、SOG膜７を形成し、ホトリソグラフ
ィ技術を用いてSOG膜７を選択エッチしてAl配線用パタ
ーンを形成する。次に、SOG膜７をマスクにして有機膜
６、Al膜５を選択エッチする。そして、ダミー配線3aを
その上の有機膜６、SOG膜７と共に除去する。
以上説明したように本発明は、多層レジスト法におけ
る下層膜を塗布形成する前に、下地の基板における配線
の段差密度の粗な部分に本来の配線とは全く無関係なダ
ミー配線を設け、段差密度を一様にすることにより、下
層膜表面が半導体基板全面に亘って平坦になり、均一な
多層レジストパターンを得ることができるという効果が
ある。
る下層膜を塗布形成する前に、下地の基板における配線
の段差密度の粗な部分に本来の配線とは全く無関係なダ
ミー配線を設け、段差密度を一様にすることにより、下
層膜表面が半導体基板全面に亘って平坦になり、均一な
多層レジストパターンを得ることができるという効果が
ある。
第１図（ａ），（ｂ）は本発明の第１の実施例を説明す
るための平面図及びＡ−Ａ′線断面図、第２図（ａ）〜
（ｄ）は本発明の第２の実施例を説明するための工程順
に示した断面図、第３図（ａ），（ｂ）は従来のホトレ
ジストマスクを形成した基板の一例の平面図及びＢ−
Ｂ′線断面図、第４図（ａ）〜（ｄ）は従来の三層レジ
スト法を説明するための工程順に示した断面図及び平面
図、第５図は下地基板の段差密度が不均一である場合の
配線形成状態を説明するための断面図、第６図は下地基
板の段差密度が不均一である場合の配線形成時の問題点
を説明するための平面図である。 １……基板、２……配線、3,3a……ダミー配線、４……
PSG膜、５……Al膜、６……有機膜、７……SOG膜、９…
…ホトレジスト、10……解像できない領域、21……段の
高い領域、22……段の低い領域。
るための平面図及びＡ−Ａ′線断面図、第２図（ａ）〜
（ｄ）は本発明の第２の実施例を説明するための工程順
に示した断面図、第３図（ａ），（ｂ）は従来のホトレ
ジストマスクを形成した基板の一例の平面図及びＢ−
Ｂ′線断面図、第４図（ａ）〜（ｄ）は従来の三層レジ
スト法を説明するための工程順に示した断面図及び平面
図、第５図は下地基板の段差密度が不均一である場合の
配線形成状態を説明するための断面図、第６図は下地基
板の段差密度が不均一である場合の配線形成時の問題点
を説明するための平面図である。 １……基板、２……配線、3,3a……ダミー配線、４……
PSG膜、５……Al膜、６……有機膜、７……SOG膜、９…
…ホトレジスト、10……解像できない領域、21……段の
高い領域、22……段の低い領域。
Claims (1)
- 【請求項１】絶縁膜に設けられた開口部または配線によ
り表面に凹凸が形成されている半導体基板表面に最下層
と最上層がホトレジスト膜である少くとも二層の膜を積
層し、前記最上層のホトレジスト膜を露光現像して所定
パターンを有するマスクにし、前記パターンを前記最下
層ホトレジスト膜まで順次転写して行く多層レジスト工
程を含む半導体装置の製造方法において、前記最下層レ
ジスト膜形成前に前記半導体基板表面の前記凹凸の密度
が粗の領域に凹凸の密度が密の領域と同等となるような
疑似の凹凸を形成する工程を設けたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841788A JP2555879B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841788A JP2555879B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105158A JPH02105158A (ja) | 1990-04-17 |
| JP2555879B2 true JP2555879B2 (ja) | 1996-11-20 |
Family
ID=17319935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25841788A Expired - Fee Related JP2555879B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555879B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3179520B2 (ja) * | 1991-07-11 | 2001-06-25 | 株式会社日立製作所 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139482A (ja) * | 1983-12-28 | 1985-07-24 | Toray Ind Inc | 水なし平版印刷版原板 |
-
1988
- 1988-10-14 JP JP25841788A patent/JP2555879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105158A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JP3378677B2 (ja) | 半導体装置の製造方法 | |
| JP2794118B2 (ja) | 微細パターンの形成方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPH03106013A (ja) | 位置合わせマーク作成方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPH04338630A (ja) | 半導体装置の製造方法 | |
| JPH04242936A (ja) | 半導体装置の製造方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH04306828A (ja) | パターニング方法 | |
| JPH0194622A (ja) | 微細パターンの形成方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JPH0235448B2 (ja) | ||
| JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 | |
| JPH05205990A (ja) | パターン形成方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |