JPS5994847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5994847A JPS5994847A JP20476082A JP20476082A JPS5994847A JP S5994847 A JPS5994847 A JP S5994847A JP 20476082 A JP20476082 A JP 20476082A JP 20476082 A JP20476082 A JP 20476082A JP S5994847 A JPS5994847 A JP S5994847A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- wiring layer
- lower wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とくに多層配
線構造を有する半導体装置の層間絶縁膜層の製造方法に
関する。
線構造を有する半導体装置の層間絶縁膜層の製造方法に
関する。
従来、多層配線構造全有する半導体装置においては第１
図に示すように、層間絶縁膜層３ ＶＣ下層配線層４の
形状全反映して段差が生じその為に上層配線層５に段切
れと呼ばれるオープン不良が発生し、重要な問題となっ
ており、層間絶縁膜層の平担化は多層配線構造を有する
半導体装置の製造方法において最も重要な問題の一つに
なっていた。
図に示すように、層間絶縁膜層３ ＶＣ下層配線層４の
形状全反映して段差が生じその為に上層配線層５に段切
れと呼ばれるオープン不良が発生し、重要な問題となっ
ており、層間絶縁膜層の平担化は多層配線構造を有する
半導体装置の製造方法において最も重要な問題の一つに
なっていた。
本発明は上記のような問題点に対処してなされたもので
表面が平担となる層間絶縁、嘆層の製造方法を提供する
ものである。
表面が平担となる層間絶縁、嘆層の製造方法を提供する
ものである。
すなわち、不発明の要旨は、多層配線構造を有する半導
体累子における層間絶縁膜層全形成する工程において、
下層配線層形成後、第１の絶縁膜全堆積した後、下層配
線層上の＠１の７１８縁膜の一部もしく（は全部を除去
した後、第２の絶縁膜全堆積債１−ることにより層間絶
縁膜層を形成することを特徴とする半導体装置の製造方
法である。
体累子における層間絶縁膜層全形成する工程において、
下層配線層形成後、第１の絶縁膜全堆積した後、下層配
線層上の＠１の７１８縁膜の一部もしく（は全部を除去
した後、第２の絶縁膜全堆積債１−ることにより層間絶
縁膜層を形成することを特徴とする半導体装置の製造方
法である。
以下図面を参照し、本発明による製造方法の詳細につき
説明する。
説明する。
第２図は本発明の一実施例の製造工程を示すものである
。第２図（ａ）に示されるように従来法により下層配線
層４を半導体基板１上の絶縁層２の上に形成した後、第
２図（ｂ）に示されるように従来法により絶縁膜３を堆
積する。次に下層配線層４形成時に使用したマスク全使
用し、下層配線層１４形成時に使用した逆の感光性を有
するフォトレジストを露光することによって第２図（Ｃ
）に示されるヨウナフォトレジストパターン６ヶ形成す
る。次に第２図（Ｃ）のように形成されたフォトレジス
トパターン６を使用して、絶縁膜３をエツチングするこ
とによって第２図（ｄ）に示されるように下層配線層上
の絶縁膜だけを除去する。次Ｋｇ２１図（ｅ）に示され
るように絶縁膜７を堆積することによって表面の平担化
が著しく改善された層間絶縁膜層３゜７が形成される。
。第２図（ａ）に示されるように従来法により下層配線
層４を半導体基板１上の絶縁層２の上に形成した後、第
２図（ｂ）に示されるように従来法により絶縁膜３を堆
積する。次に下層配線層４形成時に使用したマスク全使
用し、下層配線層１４形成時に使用した逆の感光性を有
するフォトレジストを露光することによって第２図（Ｃ
）に示されるヨウナフォトレジストパターン６ヶ形成す
る。次に第２図（Ｃ）のように形成されたフォトレジス
トパターン６を使用して、絶縁膜３をエツチングするこ
とによって第２図（ｄ）に示されるように下層配線層上
の絶縁膜だけを除去する。次Ｋｇ２１図（ｅ）に示され
るように絶縁膜７を堆積することによって表面の平担化
が著しく改善された層間絶縁膜層３゜７が形成される。
次に第２図（ｆ）に示されるように層間絶縁膜層３，７
が平担であることから上層配線層５がほとんど起伏なく
形成される。
が平担であることから上層配線層５がほとんど起伏なく
形成される。
以上のとおり、本発明による半導体装置の装造方法を用
いれば、多、１配線構造において懸案であった層間絶縁
膜層の平担化全署しく向上させ、上層配線層の段切れの
問題ヲ竜生することのない高信頼性の半導体装置全容易
ｖｃｉ造することができる。
いれば、多、１配線構造において懸案であった層間絶縁
膜層の平担化全署しく向上させ、上層配線層の段切れの
問題ヲ竜生することのない高信頼性の半導体装置全容易
ｖｃｉ造することができる。
巣１図は従来の多層配ＡＷ：ｌ！構造半導体装置の概略
断囲図である。第２図は本発明による一実施例の半導体
装置の製造工程を示す概略ｌｆｆ１面図である。 図中、１・・・・・・半導体基板、２・・・・・・基板
上絶縁膜）苦、３．７・・・・・層間絶縁膜）槽、４・
・・・・・下層配線層、５・・・・・・上層配線層、６
・・・・・フォトレジスト、全それぞれ示している。 拵１ 図 第２図 第２図 第２図
断囲図である。第２図は本発明による一実施例の半導体
装置の製造工程を示す概略ｌｆｆ１面図である。 図中、１・・・・・・半導体基板、２・・・・・・基板
上絶縁膜）苦、３．７・・・・・層間絶縁膜）槽、４・
・・・・・下層配線層、５・・・・・・上層配線層、６
・・・・・フォトレジスト、全それぞれ示している。 拵１ 図 第２図 第２図 第２図
Claims (2)
- （１）多層配線構造を有する半導体装置における層間絶
縁膜層を形成する工程において、下層配線層形成後第１
の絶縁膜を堆積し、しかる後に該下層配線層上の該第１
の絶縁膜の一部もしくは全部を除去し、その後第２のＰ
３ＲＭを堆積することにより層間絶縁膜層を形成する工
程を有して成る半導体装置の製造方法。 - （２）下層配線層上の第１の絶縁膜の除去を下層配線層
形成に使用したマスクを使用し、下層配線層形成に使用
したフォトレジストと逆の感光性を有するフォトレジス
トを使用することにより、下層配線層上の第１の絶縁膜
をエツチングによって除去することを特徴とする特許請
求の範囲第（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20476082A JPS5994847A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20476082A JPS5994847A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994847A true JPS5994847A (ja) | 1984-05-31 |
Family
ID=16495888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20476082A Pending JPS5994847A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体記憶装置 |
-
1982
- 1982-11-22 JP JP20476082A patent/JPS5994847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS5994847A (ja) | 半導体装置の製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPH0587973B2 (ja) | ||
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS59215748A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH01143239A (ja) | 半導体装置の製造方法 | |
| JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPS6343894B2 (ja) | ||
| JPH05160126A (ja) | 多層配線形成法 |