KR20040001454A - 듀얼 다마신용 정렬키 제조방법 - Google Patents

듀얼 다마신용 정렬키 제조방법 Download PDF

Info

Publication number
KR20040001454A
KR20040001454A KR1020020036670A KR20020036670A KR20040001454A KR 20040001454 A KR20040001454 A KR 20040001454A KR 1020020036670 A KR1020020036670 A KR 1020020036670A KR 20020036670 A KR20020036670 A KR 20020036670A KR 20040001454 A KR20040001454 A KR 20040001454A
Authority
KR
South Korea
Prior art keywords
oxide film
alignment key
pattern
etch stop
oxide layer
Prior art date
Application number
KR1020020036670A
Other languages
English (en)
Inventor
신대웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020036670A priority Critical patent/KR20040001454A/ko
Publication of KR20040001454A publication Critical patent/KR20040001454A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B27WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27NMANUFACTURE BY DRY PROCESSES OF ARTICLES, WITH OR WITHOUT ORGANIC BINDING AGENTS, MADE FROM PARTICLES OR FIBRES CONSISTING OF WOOD OR OTHER LIGNOCELLULOSIC OR LIKE ORGANIC MATERIAL
    • B27N7/00After-treatment, e.g. reducing swelling or shrinkage, surfacing; Protecting the edges of boards against access of humidity
    • B27N7/005Coating boards, e.g. with a finishing or decorating layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B27WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27MWORKING OF WOOD NOT PROVIDED FOR IN SUBCLASSES B27B - B27L; MANUFACTURE OF SPECIFIC WOODEN ARTICLES
    • B27M3/00Manufacture or reconditioning of specific semi-finished or finished articles
    • B27M3/18Manufacture or reconditioning of specific semi-finished or finished articles of furniture or of doors

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Forests & Forestry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신용 정렬키 패턴 제조방법에 관한 것으로, 얼 다마신용 정렬키 패턴 제조방법은, 반도체기판상에 제1산화막을 형성하는 단계; 상기 제1 산화막 상에 식각정지막을 형성하는 단계; 제1마스크공정을 통해 정렬키가 형성될 지역을 제외한 나머지 지역의 식각정지막을 제거하는 단계; 선택적으로 제거된 식각정지막을 포함한 상기 제1산화막상에 제2산화막을 형성하는 단계; 및 제2 마스크공정을 통해 상기 제2산화막과 제1산화막을 선택적으로 제거하여 비아홀 패턴과 정렬키패턴을 형성하는 단계를 포함하여 구성되며, 비아 정렬키의 단차 깊이를 최대한 낮추어 바크 및 레지스트 코팅시에 균일한 두께를 형성하여 정렬 동작시 시그날(signal)의 노이지(noise)를 없앨 수 있는 것이다.

Description

듀얼 다마신용 정렬키 제조방법{Method for fabricating alignment key for dual damascene}
본 발명은 반도체소자의 얼라인키 제조방법에 관한 것으로서, 보다 상세하게는 식각정지막(stopping layer)을 이용한 듀얼 다마신 포토공정에서 실시하는 정렬키 제조방법에 관한 것이다.
종래기술에 따른 얼라인키 제조방법에 대해 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
도 1은 일반적인 금속배선 형성공정을 설명하기 위한 단면도이고, 도 2는 일반적인 듀얼 다마신 구조를 설명하기 위한 단면도이다.
도 3은 종래기술에 따른 얼라인키 패턴 제조방법에 있어서, 레지스트 코팅에 의한 키 콘트라스트 변화를 나타낸 사진이고, 도 4는 멀티 키 Y 및 X를 도시한 것이다.
일반적으로, 정렬키는 이전 층에서 형성된 패턴을 사용한다. 예를들면 비어 포토에서 형성된 정렬키는 금속포토공정에서 사용되어진다.
종래기술의 일실시예에 따른 비어포토공정에 의해 형성된 트렌치패턴은, 도 1에 도시된 바와같이, 반도체기판(1)상에 산화막(3)을 형성한후 이를 비어포토공정을 통해 선택적으로 제거하여 비아홀(미도시)을 형성한다음 이 비아홀(미도시)내에 텅스텐층(5)을 채우고, 그 위에 금속층(7)과 Ti/TiN(9)을 증착한 후 비어포토공정에서 정렬키로 사용하게 된다.
그러나, 종래기술의 다른 실시예인 듀얼 다마신공정은, 도 2에 도시된 바와같이, 반도체기판(11)상에 층간절연막(13)을 두껍게 증착한후 비어포토공정을 진행한후식각을 통해 비아홀패턴(15)을 형성한후 금속포토공정을 거쳐 식각공정을 진행하여 트렌치패턴(17)을 형성하여 완성하는 형태이다.
이때, BARC와 레지스트가 도포되는 과정을 거치는데, 비아홀패턴(15)의 깊은 단차로 인하여 바크(BARC)물질과 레지스트 물질의 도포가 균일하게 되지 못하게 된다. 즉, 트렌치패턴(17)의 단차가 코팅 위치별로 도포되는 물질의 두께를 변화시키게 한다.
이 경우, 실제 노광장비가 정렬 시그널을 얻을 때, 도 3에 도시된 바와같이, 깨끗한 키패턴을 읽지 못한다. 도포된 레지스트 두께 변화는 정렬 시그널 획득에 있어서 일종의 노이즈(noise)로 작용하게 되어 정렬 정확도를 나쁘게 하게 된다.
또한, 도 4에 도시된 바와같이, 트렌치패턴(17)의 방향성에 따라서도 도포되는 양상이 다르기 때문에 X키(10) 또는 Y 키(20)의 정렬 포커싱(focusing) 계측값 차이를 발생시켜 정렬정확도를 나쁘게 한다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 비아 정렬키의 단차깊이를 최대한 낮추어 바크 및 레지스트 코팅시에 균일한 두께를 형성하여 정렬 동작시 시그날(signal)의 노이지(noise)를 없앨 수 있는 듀얼 다마신 정렬키 제조방법을 제공함에 그 목적이 있다.
도 1은 일반적인 금속배선 형성공정을 설명하기 위한 단면도이고, 도 2는 일반적인 듀얼 다마신 구조를 설명하기 위한 단면도.
도 3은 종래기술에 따른 얼라인키 패턴 제조방법에 있어서, 레지스트 코팅에 의한 키 콘트라스트 변화를 나타낸 사진이고, 도 4는 멀티 키 Y 및 X를 도시한 것.도 5a 내지 도 5e는 본 발명에 따른 듀얼다마신용 정렬키패턴 제조방법을 설명하기 위한 공정 단면도.
[도면부호의설명]
31 : 반도체기판 33 : 제1산화막
35 : 식각정지막 37 : 제1레지스트패턴
39 : 제2산화막 41 : 제2레지스트패턴
43 : 비아홀패턴형성지역45 : 정렬키 형성지역
상기 목적을 달성하기 위한 본 발명에 따른 듀얼 다마신용 정렬키 패턴 제조방법은, 반도체기판상에 제1산화막을 형성하는 단계; 상기 제1산화막상에 식각정지막을 형성하는 단계; 제1마스크공정을 통해 정렬키가 형성될 지역을 제외한 나머지 지역의 식각정지막을 제거하는 단계; 선택적으로 제거된 식각정지막을 포함한 상기제1산화막상에 제2산화막을 형성하는 단계; 및 제2마스크공정을 통해 상기 제2산화막과 제1산화막을 선택적으로 제거하여 비아홀패턴과 정렬키패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 듀얼 다마신용 정렬키 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5e는 본 발명에 따른 듀얼다마신용 정렬키패턴 제조방법을 설명하기 위한 공정 단면도이다.
본 발명에 따른 듀얼 다마신용 정렬키 제조방법은, 도 5a에 도시된 바와 같이, 반도체기판(31)상에 제1산화막(33)을 증착한후 상기 제1산화막(33)상에 식각정지막(35)을 형성한다. 이때, 상기 식각정지막(35)의 물질로는 산화막과 식각성질이 다른 질화막 등의 물질을 사용한다.
그다음, 도 5b에 도시된 바와같이, 상기 질화막(35)상에 제1레지스트패턴 (37)을 형성한후 정렬키가 형성될 지역을 제외한 식각정지막부분을 상기 제1 레지스트패턴(37)을 이용한 마스크공정을 통해 선택적으로 제거한다.
이어서, 도 5c에 도시된 바와같이, 상기 제1레지스트패턴(37)을 제거한후 선택적으로 제거된 식각정지막(35a)을 포함한 제1산화막(33)상에 제2산화막(39)을 증착한다. 이때, 상기 제2산화막(39) 증착에 의해 제1산화막(33)과 제2산화막(39)으로 이루어지는 스택 구조를 갖는다. 또한, 상기 제2산화막(39)은 금속포토공정에서 사용될 정렬키의 깊이를 결정하기 때문에, 도포되는 바크 및 레지스트의 두께를 감안하여 충분히 채워질 수 있는 두께로 증착한다.
그다음, 도 5d에 도시된 바와같이, 상기 제2산화막(39)상에 레지스트를 도포 한 후 이를 마스크공정에 의해 선택적으로 제거하여 비아홀 형성지역(43)과 정렬키 형성 지역(45)을 노출시키는 제2레지스트패턴(41)을 형성한다.
이어서, 도 5e에 도시된 바와같이, 상기 제2레지스트패턴(41)을 마스크로 상기 제2산화막(39)과 제1산화막(33)을 선택적으로 제거하여 비아홀패턴(43a)과 정렬키패턴(45a)을 형성한다. 이때, 비아홀패턴 형성을 위한 식각공정을 거치면 정렬키지역(45)은 상기 식각정지막(35a)에 의해 제2산화막(39)부분만 식각되고, 제1산화막(33)은 그대로 남아 있게 된다. 이때, 실제 비아홀패턴지역의 제1 및 제2산화막(33)(39)이 모두 식각된다. 또한, 상기 식각공정에 사용되는 식각가스로는 CxFy, 예를들면 C4F8, C2F5, C2F6등을 사용한다.
상기에서 설명한 바와같이, 본 발명에 따른 듀얼 다마신용 정렬키 제조방법에 의하면, 이후의 트렌치 형성공정에서 사용될 정렬키의 단차가 아주 낮아지게 되고, 바크 및 레지스트 코팅시에 정렬키패턴이 충분히 채워지게 되므로써 정렬키의 콘트라스트(contrast) 저하를 발생시키지 않는다.
따라서, 듀얼 다마신 메탈포토공정에서 정렬 정확도를 얻을 수 있어 반도체소자의 수율 및 신뢰성 향상에 기여하는 효과가 있다.
또한, 중첩 정확도를 높여 포토작업의 재작업 빈도를 낮추어 원가절감 효과도 얻을 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 반도체기판상에 제1산화막을 형성하는 단계;
    상기 제1산화막상에 식각정지막을 형성하는 단계;
    제1마스크공정을 통해 정렬키가 형성될 지역을 제외한 나머지 지역의 식각정지막을 제거하는 단계;
    선택적으로 제거된 식각정지막을 포함한 상기 제1산화막상에 제2산화막을 형성하는 단계; 및
    제2마스크공정을 통해 상기 제2산화막과 제1산화막을 선택적으로 제거하여 비아홀패턴과 정렬키패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 듀얼다마신용 정렬키제조방법.
  2. 제1항에 있어서, 상기 식각정지막 물질로는 상기 산화막과 식각성질이 다른 질화막을 포함하는 물질을 사용하는 것을 특징으로하는 듀얼다마신용 정렬키 제조방법.
  3. 제1항에 있어서, 상기 비아홀패턴은 제2산화막과 제1산화막내에 형성되고, 정렬키패턴은 제2산화막내에만 형성되는 것을 특징으로하는 듀얼다마신용 정렬키 제조방법.
  4. 제1항에 있어서, 상기 제2산화막과 제1산화막의 식각공정은, C4F8, C2F5, C2F6을 포함하는 CxFy 계열 물질중에서 선택하여 사용하는 것을 특징으로하는 듀얼다마신용 정렬키 제조방법.
KR1020020036670A 2002-06-28 2002-06-28 듀얼 다마신용 정렬키 제조방법 KR20040001454A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036670A KR20040001454A (ko) 2002-06-28 2002-06-28 듀얼 다마신용 정렬키 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036670A KR20040001454A (ko) 2002-06-28 2002-06-28 듀얼 다마신용 정렬키 제조방법

Publications (1)

Publication Number Publication Date
KR20040001454A true KR20040001454A (ko) 2004-01-07

Family

ID=37313207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036670A KR20040001454A (ko) 2002-06-28 2002-06-28 듀얼 다마신용 정렬키 제조방법

Country Status (1)

Country Link
KR (1) KR20040001454A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009058532A2 (en) * 2007-10-29 2009-05-07 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189417A (ja) * 1996-12-26 1998-07-21 Nec Corp 重合せ精度測定用マーク及びその製造方法
JP2000323570A (ja) * 1999-05-11 2000-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2001052993A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
KR20010035686A (ko) * 1999-10-01 2001-05-07 김영환 반도체 소자의 마스크 정렬 키 형성방법
KR20020038302A (ko) * 2000-11-17 2002-05-23 박종섭 반도체 소자의 제조방법
KR20020082024A (ko) * 2001-04-23 2002-10-30 삼성전자 주식회사 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189417A (ja) * 1996-12-26 1998-07-21 Nec Corp 重合せ精度測定用マーク及びその製造方法
JP2000323570A (ja) * 1999-05-11 2000-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2001052993A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
KR20010035686A (ko) * 1999-10-01 2001-05-07 김영환 반도체 소자의 마스크 정렬 키 형성방법
KR20020038302A (ko) * 2000-11-17 2002-05-23 박종섭 반도체 소자의 제조방법
KR20020082024A (ko) * 2001-04-23 2002-10-30 삼성전자 주식회사 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009058532A2 (en) * 2007-10-29 2009-05-07 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same
WO2009058532A3 (en) * 2007-10-29 2009-07-09 Micron Technology Inc Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same
US8585915B2 (en) 2007-10-29 2013-11-19 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures
US8853868B2 (en) 2007-10-29 2014-10-07 Micron Technology, Inc. Semiconductor structures including sub-resolution alignment marks

Similar Documents

Publication Publication Date Title
JPS63304644A (ja) ヴアイア・ホール形成方法
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR20040001454A (ko) 듀얼 다마신용 정렬키 제조방법
JPH08279488A (ja) 半導体装置の製造方法
JPH1174174A (ja) 半導体装置の製造方法
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR20050067500A (ko) 하드마스크를 이용한 반도체 소자의 패턴 형성방법
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100470125B1 (ko) 복수레벨의 다마신 패턴 형성 방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20030049845A (ko) 질화막을 구비한 마스크 형성방법
KR100575871B1 (ko) 반도체소자의 금속배선콘택 형성방법
KR100607368B1 (ko) 반도체소자의 콘택홀 제조 방법
JP2872298B2 (ja) 半導体装置の製造方法
KR100731009B1 (ko) 반도체 소자의 듀얼 다마신 식각 방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH0590198A (ja) 半導体装置の製造方法
JP2009088013A (ja) 半導体装置の製造方法
JP3167398B2 (ja) 半導体装置の製造方法
JPH0123944B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application