JPH0225251B2 - - Google Patents
Info
- Publication number
- JPH0225251B2 JPH0225251B2 JP1117283A JP1117283A JPH0225251B2 JP H0225251 B2 JPH0225251 B2 JP H0225251B2 JP 1117283 A JP1117283 A JP 1117283A JP 1117283 A JP1117283 A JP 1117283A JP H0225251 B2 JPH0225251 B2 JP H0225251B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- resist
- stage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011229 interlayer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置製造の際の層間絶縁膜の
形成方法に関するものである。
形成方法に関するものである。
従来例によるこの種の層間絶縁膜形成工程での
各別の形態を第１図および第２図に示す。これら
の各図において、符号１はシリコンなどの半導体
基板、２はこの基板上に形成されるアルミなどの
第１層金属配線、３はこの第１層金属配線２上に
第２層以上の多層配線を形成させるのに必要なシ
リコン酸化膜、シリコン窒化膜などの層間絶縁
膜、４は隣接する金属配線間を接続させるため
に、この層間絶縁膜３を選択的に開口させるのに
利用するレジスト層であり、第１図はレジスト層
４が薄い場合、第２図は同じく厚い場合を示して
いる。
各別の形態を第１図および第２図に示す。これら
の各図において、符号１はシリコンなどの半導体
基板、２はこの基板上に形成されるアルミなどの
第１層金属配線、３はこの第１層金属配線２上に
第２層以上の多層配線を形成させるのに必要なシ
リコン酸化膜、シリコン窒化膜などの層間絶縁
膜、４は隣接する金属配線間を接続させるため
に、この層間絶縁膜３を選択的に開口させるのに
利用するレジスト層であり、第１図はレジスト層
４が薄い場合、第２図は同じく厚い場合を示して
いる。
しかしてこの従来例でのように、半導体基板１
上に金属配線２が施されている場合にあつては、
表面上に金属配線の膜厚による段差が生じ、また
この金属配線２上にCVD法あるいは蒸着法など
により層間絶縁膜３を形成すると、この段差は特
に緩和されないばかりか、時にはより以上大きな
段差をすら生ずることが知られている。従つて前
記層間絶縁膜３上に上層の金属配線を行なうため
に、同層３上に写真製版技術によるレジスト４を
塗布すると、第１図のようにそのレジスト層４が
薄い場合には、段差部５において層間絶縁膜３の
コーナー部分が露出することがあり、レジストパ
ターンをマスクにしてエツチングする際に問題を
生じ、また一方、第２図のようにレジスト層４が
厚い場合には、パターンの解像度が悪くなつて、
微細パターンが得られずに高集積化の妨げとなる
ものであつた。
上に金属配線２が施されている場合にあつては、
表面上に金属配線の膜厚による段差が生じ、また
この金属配線２上にCVD法あるいは蒸着法など
により層間絶縁膜３を形成すると、この段差は特
に緩和されないばかりか、時にはより以上大きな
段差をすら生ずることが知られている。従つて前
記層間絶縁膜３上に上層の金属配線を行なうため
に、同層３上に写真製版技術によるレジスト４を
塗布すると、第１図のようにそのレジスト層４が
薄い場合には、段差部５において層間絶縁膜３の
コーナー部分が露出することがあり、レジストパ
ターンをマスクにしてエツチングする際に問題を
生じ、また一方、第２図のようにレジスト層４が
厚い場合には、パターンの解像度が悪くなつて、
微細パターンが得られずに高集積化の妨げとなる
ものであつた。
この発明は従来方法のこのような欠点を改善す
るために、層間絶縁膜の形成を２つの工程とし、
最初の工程で既に形成されている段差を埋めて一
旦平坦化した上、次の工程であらためて層間絶縁
膜を形成させるようにし、これによつて表面段差
のない層間絶縁膜を得るものである。
るために、層間絶縁膜の形成を２つの工程とし、
最初の工程で既に形成されている段差を埋めて一
旦平坦化した上、次の工程であらためて層間絶縁
膜を形成させるようにし、これによつて表面段差
のない層間絶縁膜を得るものである。
以下、この発明方法の一実施例につき、第３図
ＡないしＦを参照して詳細に説明する。
ＡないしＦを参照して詳細に説明する。
第３図ＡないしＦはこの実施例方法を工程順に
示している。これらの各図において、この実施例
方法では、シリコンなどの半導体基板１１の、ア
ルミなどの第１層金属配線１２を含む表面上にあ
つて、まず例えばシリコン窒化膜による第１段目
の層間絶縁膜１３ａをプラズマCVDあるいは蒸
着などにより形成する（同図Ａ）。ついでこの層
間絶縁膜１３ａ上に、PMMAなどのポジ形EBレ
ジスト４を塗布した上で、電子ビーム（EB）あ
るいはイオンビーム（IB）により照射して感光
させるが、このときビームの浸入深さとしては、
前記層間絶縁膜１３ａの凸部には充分に到達し、
かつ同膜１３ａの凹部には到達しないように制御
する（同図Ｂ）。
示している。これらの各図において、この実施例
方法では、シリコンなどの半導体基板１１の、ア
ルミなどの第１層金属配線１２を含む表面上にあ
つて、まず例えばシリコン窒化膜による第１段目
の層間絶縁膜１３ａをプラズマCVDあるいは蒸
着などにより形成する（同図Ａ）。ついでこの層
間絶縁膜１３ａ上に、PMMAなどのポジ形EBレ
ジスト４を塗布した上で、電子ビーム（EB）あ
るいはイオンビーム（IB）により照射して感光
させるが、このときビームの浸入深さとしては、
前記層間絶縁膜１３ａの凸部には充分に到達し、
かつ同膜１３ａの凹部には到達しないように制御
する（同図Ｂ）。
続いてこれを現像処理することにより、前記層
間絶縁膜１３ａの凹部にのみ現像されたレジスト
１４が残される（同図Ｃ）。その後、この残され
たレジスト１４をマスクにして、同層間絶縁膜１
３ａを一旦、プラズマまたはウエツトケミカル法
などによりエツチング除去する。こゝでプラズマ
エツチングの場合はCF4＋H2などの混合ガスを使
用すればよい（同図Ｄ）。さらに続いてマスクに
用いたレジスト１４を除去すると、前記金属配線
１２によつて生じた半導体基板１１上の凹部、す
なわち段差部は、レジスト１４によつて覆われた
第１段目の層間絶縁膜１３ａにより埋め込まれる
ことになる（同図Ｅ）。従つてこのゝち、再びそ
の上に前記と同様に今度は第２段目の層間絶縁膜
１３ｂを形成することで、この層間絶縁膜１３ｂ
は表面段差のない形態を呈するに至るものである
（同図Ｆ）。
間絶縁膜１３ａの凹部にのみ現像されたレジスト
１４が残される（同図Ｃ）。その後、この残され
たレジスト１４をマスクにして、同層間絶縁膜１
３ａを一旦、プラズマまたはウエツトケミカル法
などによりエツチング除去する。こゝでプラズマ
エツチングの場合はCF4＋H2などの混合ガスを使
用すればよい（同図Ｄ）。さらに続いてマスクに
用いたレジスト１４を除去すると、前記金属配線
１２によつて生じた半導体基板１１上の凹部、す
なわち段差部は、レジスト１４によつて覆われた
第１段目の層間絶縁膜１３ａにより埋め込まれる
ことになる（同図Ｅ）。従つてこのゝち、再びそ
の上に前記と同様に今度は第２段目の層間絶縁膜
１３ｂを形成することで、この層間絶縁膜１３ｂ
は表面段差のない形態を呈するに至るものである
（同図Ｆ）。
こゝで前記実施例におけるレジスト層厚と、ビ
ーム浸入深さとの関係を具体的に検討してみる。
前記したようにPMMAなどのポジ形EBレジスト
を約1.5μｍ塗布した場合、基板表面上では1.5μｍ
であつても、その凹部は深さや幅に依存するが
おゝよそ2.0〜2.5μｍ程度になる。従つて例えば
電子ビーム（EB）を10KVで約５×10-5c／cm2照
射すれば、その到達深さが約1.5μｍとなるから、
同凹部以外のレジストは現像液に対して可溶とな
る。またこれに水素イオンビームを100KVで約
５×10-7c／cm2照射すれば、その到達深さは約
1.0μｍであるから、このときのレジストの厚さは
約1.0μｍにする必要がある。そしてこのように
PMMAを使用するとき、その現像液にはMIBK
とIPAの混合液を用いればよい。
ーム浸入深さとの関係を具体的に検討してみる。
前記したようにPMMAなどのポジ形EBレジスト
を約1.5μｍ塗布した場合、基板表面上では1.5μｍ
であつても、その凹部は深さや幅に依存するが
おゝよそ2.0〜2.5μｍ程度になる。従つて例えば
電子ビーム（EB）を10KVで約５×10-5c／cm2照
射すれば、その到達深さが約1.5μｍとなるから、
同凹部以外のレジストは現像液に対して可溶とな
る。またこれに水素イオンビームを100KVで約
５×10-7c／cm2照射すれば、その到達深さは約
1.0μｍであるから、このときのレジストの厚さは
約1.0μｍにする必要がある。そしてこのように
PMMAを使用するとき、その現像液にはMIBK
とIPAの混合液を用いればよい。
以上詳述したようにこの発明方法によれば、半
導体装置製造の際の層間絶縁膜の形成を２つの工
程とし、写真製版技術におけるポジ形レジストへ
の露光浸入深さの制御を利用して、最初の工程で
は既に形成されている半導体基板表面の凹部段差
を、第１段目の層間絶縁膜により埋め込んで一旦
平坦化したのち、次の工程であらためて再度層間
絶縁膜を形成するようにしたから、表面段差のな
い平坦化された層間絶縁膜を容易に得ることがで
き、ひいてはこの層間絶縁膜上での次工程パター
ン形成の微細化を可能にして、装置の高集積化を
達成し得るのである。
導体装置製造の際の層間絶縁膜の形成を２つの工
程とし、写真製版技術におけるポジ形レジストへ
の露光浸入深さの制御を利用して、最初の工程で
は既に形成されている半導体基板表面の凹部段差
を、第１段目の層間絶縁膜により埋め込んで一旦
平坦化したのち、次の工程であらためて再度層間
絶縁膜を形成するようにしたから、表面段差のな
い平坦化された層間絶縁膜を容易に得ることがで
き、ひいてはこの層間絶縁膜上での次工程パター
ン形成の微細化を可能にして、装置の高集積化を
達成し得るのである。
第１図および第２図は従来例による層間絶縁膜
形成工程でのレジスト塗布状態をそれぞれに示す
断面図、第３図ＡないしＦはこの発明に係わる層
間絶縁膜形成方法の一実施例を工程順に示すそれ
ぞれ断面図である。 １１……半導体基板、１２……金属配線、１３
ａ……第１段目の層間絶縁膜、１３ｂ……第２段
目の層間絶縁膜、１４……レジスト。
形成工程でのレジスト塗布状態をそれぞれに示す
断面図、第３図ＡないしＦはこの発明に係わる層
間絶縁膜形成方法の一実施例を工程順に示すそれ
ぞれ断面図である。 １１……半導体基板、１２……金属配線、１３
ａ……第１段目の層間絶縁膜、１３ｂ……第２段
目の層間絶縁膜、１４……レジスト。
Claims (1)
- １ 金属配線などの形成によつて凹、凸部を生じ
た半導体基板表面に、シリコン酸化膜、シリコン
窒化膜などの第１段目の層間絶縁膜を、プラズマ
CVD、あるいは蒸着などにより形成する工程と、
この第１段目の層間絶縁膜上にポジ形EBレジス
トを塗布する工程と、このレジストに電子ビーム
（EB）、あるいはイオンビーム（IB）を照射し
て、前記凹部内を除くレジストを感光させ、かつ
これを現像処理する工程と、この現像によつて残
された凹部上のレジストをマスクにして前記第１
段目の層間絶縁膜をプラズマ、あるいはウエツト
ケミカル法などによりエツチング除去し、前記凹
部内を第１段目の層間絶縁膜で埋め込む工程と、
続いてその後、前記と同様にしてその上に第２段
目の層間絶縁膜を形成する工程とを含むことを特
徴とする層間絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117283A JPS59135749A (ja) | 1983-01-24 | 1983-01-24 | 層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117283A JPS59135749A (ja) | 1983-01-24 | 1983-01-24 | 層間絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135749A JPS59135749A (ja) | 1984-08-04 |
| JPH0225251B2 true JPH0225251B2 (ja) | 1990-06-01 |
Family
ID=11770631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117283A Granted JPS59135749A (ja) | 1983-01-24 | 1983-01-24 | 層間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135749A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187355A (ja) * | 1984-10-05 | 1986-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線形成法 |
-
1983
- 1983-01-24 JP JP1117283A patent/JPS59135749A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59135749A (ja) | 1984-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPS61251154A (ja) | 半導体基板に絶縁体充填分離溝を形成する方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0225251B2 (ja) | ||
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JP2000188329A (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0314172B2 (ja) | ||
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH04359544A (ja) | 平坦型配線層の形成法 | |
| KR20030049571A (ko) | 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH0423824B2 (ja) | ||
| JPH0123944B2 (ja) | ||
| KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 |