CN104465327B - 纳米对电极及其制备方法 - Google Patents

纳米对电极及其制备方法 Download PDF

Info

Publication number
CN104465327B
CN104465327B CN201410738817.9A CN201410738817A CN104465327B CN 104465327 B CN104465327 B CN 104465327B CN 201410738817 A CN201410738817 A CN 201410738817A CN 104465327 B CN104465327 B CN 104465327B
Authority
CN
China
Prior art keywords
nano
exposure
counter electrode
triangle
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410738817.9A
Other languages
English (en)
Other versions
CN104465327A (zh
Inventor
唐成春
顾长志
李俊杰
杨海方
全保刚
姜倩晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201410738817.9A priority Critical patent/CN104465327B/zh
Publication of CN104465327A publication Critical patent/CN104465327A/zh
Application granted granted Critical
Publication of CN104465327B publication Critical patent/CN104465327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本发明公开了一种纳米对电极及其制备方法。包括：设置衬底并在其上设置抗蚀剂；确定曝光版图，曝光版图具有用于形成纳米对电极的纳米对电极图案，纳米对电极图案由沿一直线延伸的两个长条形部分构成，并且呈轴对称布置；每一长条形部分包括一个长方形和一个三角形，长方形的短边与三角形的一条边重合；两个长条形部分的三角形相互面对；按照曝光版图对抗蚀剂电子束曝光、显影、定影，形成刻蚀凹槽；在具有刻蚀凹槽的衬底上沉积金属，溶解残留的抗蚀剂，得到纳米对电极。该纳米对电极具有点接触结构，性能更加稳定可靠，接触面积和辐射较小，减弱了近邻效应，更好地调控微区曝光剂量，提高了曝光分辨率，得到了间距3～10nm的纳米对电极。

Description

纳米对电极及其制备方法
技术领域
本发明涉及微纳器件加工与量子信息技术领域，尤其是涉及一种纳米对电极及其制备方法。
背景技术
电子同时具有粒子性和波动性，材料中自由电子的德布罗意波长在纳米量级，当元件尺寸达到电子波长量级时，会出现明显的量子效应。例如在半导体集成电路中，当电路尺寸接近电子波长时，电子会通过隧道效应溢出器件，使器件无法正常工作。同样在纳米尺度元器件中，电子传递过程会像光波一样发生干涉，不仅能量耗散非常少，而且能保存和传递电子相位信息，是理想的信息处理元件。因此纳电子器件即相位电子器件是微电子器件进一步小型化的必然结果。纳米对电极和点接触是纳米电子器件基本结构，是研究量子尺寸效应、宏观量子隧道效应等性质的结构基础，也是制备超低功耗单电子晶体管等器件的基本结构。在纳米电子器件的制作中，尺寸小、导电性好、具有纳米量级间隙的纳米对电极的制作是一个关键，也是一个难点。
专利CN200410095163.9中公开了采用化学方法结合高分子材料的运用来制备电极，但这种电极并未达到纳米尺度。专利CN 200410010181.2中公开了采用原子力显微镜(AFM)刻蚀纳米线结合化学方法制备银纳米电极，存在效率低、不能大规模生产的缺点。专利CN99116576.4中公开了采用火焰熔融和蚀刻法制备碳纤维纳米电极，电极材料单一，而且只用于生物领域。光学光刻由于其高效率成为目前制作电极的主流技术，但光学光刻的分辨率受曝光波长的限制，很难达到纳米级分辨率。
电子束光刻由于电子束波长很短，衍射效应基本可以忽略，具有很高的分辨率，因此，电子束曝光成为微纳米加工常用的方法。其原理是在聚焦电子束辐照下，电子敏感抗蚀剂发生分子交联固化或者解离反应，经显影后得以保留或溶解，成为微纳加工掩模。现代电子束曝光设备的电子束斑可以达到几个纳米，频率达到几十兆赫兹，因此，是一种高效纳米图形掩模的直写方法。
此外，采用电子束曝光技术制备纳米对电极的过程比较简单。首先和普通光学曝光制备抗蚀掩模过程一样，通过电子束曝光形成抗蚀剂掩模，经热蒸发真空蒸镀沉积金属，然后用去胶液溶解剥离抗蚀就得到了图案化金属结构电极。因此，采用电子束曝光结合高分辨的电子抗蚀剂，并辅以金属薄膜材料的沉积和玻璃工艺，可以制备出各种间距小于100nm的金属纳米对电极。因此，采用电子束曝光方法制备纳米对电极具有工艺步骤少、简单、稳定可靠、用途多、能与传统CMOS(互补金属氧化物半导体)工艺兼容的优点。
虽然采用电子束曝光具有众多优点，但是在电子束曝光的过程中，高能电子束在入射过程中在抗蚀剂内被抗蚀剂原子散射，即在抗蚀剂中会产生小角度的前散射，在衬底上也会产生大角度的背散射，使得在曝光区域的临近区域上产生附加的曝光，导致实际曝光区域变大或者在没有版图的区域曝光，这种作用称为近邻效应。虽然近邻效应的存在可以在曝光显影后的断面上形成“底切”结构，便于后续胶层的剥离，有助于辅助制作纳米电极。但是近邻效应的存在使得最终显影后曝光图形的实际宽度要大于原始版图设计的宽度，降低了版图制作的精度，使得制作过程变得复杂。
目前采用正性电子抗蚀剂制备金属纳米电极，由于近邻效应的存在，制备的金属纳米对电极的间距达到30～100纳米，该间距较大，还不能满足纳米电子器件结构尺寸设计的要求。近邻效应的强弱是与电子敏感抗蚀剂有关的，且其是无法消除的，因此，如何在近邻效应存在的情况下制备出高精度的纳米对电极，从能得到的金属纳米对电极能够具有较小的间距，成为目前亟需解决的问题。
发明内容
本发明的目的旨在提供一种纳米对电极及其制备方法，该制备方法可以得到一种间距达3～10nm的点接触的纳米对电极，具有较高的稳定和可靠性。
为了实现上述发明目的，本发明提供了一种纳米对电极的制备方法，包括：设置衬底并在衬底上设置抗蚀剂；确定曝光版图，曝光版图具有用于形成纳米对电极的纳米对电极图案，纳米对电极图案由沿一直线延伸的两个长条形部分构成，并且沿与直线垂直的方向呈轴对称布置；每一长条形部分包括一个长方形和一个三角形，长方形的短边与三角形的一条边重合；两个长条形部分的三角形相互面对；按照曝光版图对抗蚀剂进行电子束曝光、显影、定影，形成与曝光版图对应的刻蚀凹槽；在具有刻蚀凹槽的衬底上沉积金属，溶解残留的抗蚀剂，从而在衬底上与曝光版图的纳米对电极图案对应的位置处得到纳米对电极。
进一步地，三角形为等腰三角形。
进一步地，三角形的顶角为δ，20°≤δ≤120°，优选为70°≤δ≤80°。
进一步地，长方形的宽度为a，18≤a≤22nm；三角形的高度为h，h＝1.5a；两个长条形部分的间距为d，0≤d≤57nm。
进一步地，电子束曝光的条件为：电压为100Kev，电子束流为0.1nA，电子束斑尺寸为10nm，电子扫描步长为2.5nm。
进一步地，电子束曝光的曝光剂量为3500～5500μC/cm2。
进一步地，形成在衬底上的抗蚀剂的厚度n1，40≤n1≤120nm。
进一步地，刻蚀凹槽的宽高比≥1/10。
进一步地，经沉积镀后，形成在衬底上的纳米对电极的厚度为n2，10≤n2≤30nm。
根据本发明的另一方面，提供了一种纳米对电极，该纳米对电极为采用上述任一种的制备方法制备而成。
本发明的有益效果：本发明在采用电子束曝光时创造性地提出了一种用于曝光的曝光版图，该曝光版图为沿一直线延伸且具有长方形和三角形的两个长条形部分构成，该两个长条形部分呈轴对称布置；长方形的短边与三角形的一条边重合，并且两个三角形相互面对。由于采用上述的曝光版图，与现有技术相比，本发明具有以下技术效果：
1)相对于现有的纳米对电极中的矩形结构或者其他结构，本发明设计的纳米对电极的曝光版图由于具有三角形的尖对尖结构，使得纳米对电极形成点接触，接触面积和辐射均较小，有利于调控距离，同时也减弱了纳米对电极的接触部分在曝光过程中的近邻散射电子干扰，近邻效应减小，更好地调控微区曝光剂量，有助于提高曝光分辨率，从而有利于制备出几个纳米的间隙电极。
2)本发明制备的间距达3～10nm的宽度的纳米对电极，基本上可以满足纳米电子器件结构尺寸设计要求，可用于制作量子点器件、纳米线、纳米管器件、单电子器件等多种器件或电路，并且该纳米对电极由于采用了点接触的方式，更加稳定可靠。
3)具有广泛适用性，适用于制备多种功能材料的量子结构。
4)本发明工艺简单，稳定性好，与半导体工艺兼容，适合大规模生产。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1为本发明实施例中纳米对电极和引线电极的结构示意图，L1是纳米对电极的横切线，L2是准接触部分的纵切线；
图2为本发明的典型实施例中纳米对电极的版图设计的结构示意图；
图3A-D示意出了本发明实施例中纳米对电极中纳米线部分的制备过程示意图，其对应图1中L1横切线观察；其中，
图3-A为本发明实施例中在衬底表面旋涂一定厚度的抗蚀剂后的结构示意图；
图3-B为本发明实施例中通过电子束矩形线曝光，显影定影后由于电子束曝光邻近效应形成的抗蚀剂拱形凹槽结构示意图；
图3-C为本发明实施例中通过真空热蒸镀金属后的结构示意图；
图3-D为本发明实施例中溶解剥离抗蚀剂后形成的金属对电极的结构示意图；
图4A-D示意出了本发明实施例中纳米对电极准接触部分制备过程，对应附图1中L2纵切线观察；
图4-A为本发明的实施例中在衬底表面旋涂一定厚度的抗蚀剂后的结构示意图；
图4-B为本发明的实施例中通过电子束角度缓冲曝光，显影定影后形成的相对两个抗蚀剂凹槽的抗蚀剂桥连结构示意图；
图4-C为本发明的实施例中通过真空热蒸镀金属后的结构示意图；
图4-D为本发明的实施例中溶解剥离抗蚀剂后形成的纳米线准接触部分的金属结构示意图；
图5为本发明的一种典型实施例中在500nm氧化硅(SOI)衬底上制作的纳米对电极的SEM照片；以及
图6为本发明的一种典型实施例中在氧化硅衬底单层石墨烯表面制作的纳米对电极的SEM照片。
具体实施方式
为了解决目前传统的零线宽或者矩形线框曝光制作纳米对电极的方法中所存在的近邻效应导致的纳米对电极的间距较大，并且纳米对电极不够稳定可靠的问题，本发明提供了一种纳米对电极的制备方法，包括以下步骤：首先，设计并确定曝光版图，进而根据曝光版图进行电子束曝光得到纳米对电极。
图1为纳米对电极的结构图。从图1中可以看出，纳米对电极50还连接有引线电极51。引线电极51主要用于过渡到其他电子结构，可以和整体导线布线工艺一起完成。因此，除了在曝光版图上设计出用于形成纳米对电极50的纳米对电极图案外，还需要在曝光版图中设计出引线电极的版图，一般分成纳米对电极和引线电极两层曝光，引线电极根据电子器件设计而定。
图2为制备纳米对电极的曝光版图。在该曝光版图中具有一对纳米对电极图案。在其他曝光版图(图中未示出)中还可以设计有多对用于曝光的纳米对电极图案。从图2中可以看出，该曝光版图中的纳米对电极图案是由沿一直线延伸的两个长条形部分构成。两个长条形部分沿与直线垂直的方向呈轴对称布置。每一长条形部分包括一个长方形和一个三角形，在下文中长方形也可以称为纳米线部分，三角形也可以称为电极尖端部分(或接触部分)。长方形的短边与三角形的一条边重合。两个三角形的尖端部分相对设置，也就是说两个长条形部分的三角形的相互面对。
优选地，两个长条形部分的三角形为等腰三角形。在其他的实施例中，本领域技术人员很容易能够想象得出其它形状的三角形(图中未示出)。只要三角呈对称结构即可。如图2所示，a是设计的纳米线线宽(长方形的宽度)，δ是设计的接触角度，h是设计的三角形的高度，d是设计的纳米对电极的间距。在本发明的一个优选实施例中，纳米对电极的长方形的宽度为a，18≤a≤22nm。三角形的高度为h，h＝1.5a。当长方形的宽度a＝20nm时，三角形的高h＝30nm。两个长条形部分的间距为d，间距d可以从0连续变化到57nm，步长为3nm。三角形的顶角δ可以从20°连续变化到120°，步长为10°。优选三角形的顶角δ为70°≤δ≤80°。
由于本发明所提供的曝光版图采用了三角形的顶端部分点接触方式，可以更好地减弱近邻散射电子干扰，可以更好地调控微区曝光剂量，提高曝光分辨率，从而得到了一种间距达3～10nm的宽度的纳米对电极，基本上可以满足纳米电子器件结构尺寸设计要求。此外，由于本发明的纳米对电极采用了点接触的方式，使得其更加稳定可靠。
本发明正是通过将曝光版图中的两个长条形部分的间距d设置为0≤d≤57nm，通过调整曝光版图中三角形的顶角δ的角度，进对纳米对电极的间距进行修正，最终得到间距达3～10nm的宽度的纳米对电极，使其基本上满足纳米电子器件结构尺寸设计要求。本发明采用图2所示的长方形加三角形的曝光版图，设计纳米对电极的接触角度为一定角度，相比传统零线宽，或者矩形线框曝光制作纳米对电极方法，可以减弱近邻散射电子干扰，更好的调控微区曝光剂量，提高曝光分辨率。
上面详细介绍了本发明所设计的曝光版图，下面详细介绍制备纳米对电极的具体过程：
首先设置衬底10，在衬底10上设置抗蚀剂20。采用如上所述的曝光版图对抗蚀剂20进行电子束曝光、显影、定影，形成与曝光版图对应的刻蚀凹槽30。其中，电子束曝光的条件为：电压为100Kev，电子束流为0.1nA，电子束斑尺寸为10nm，电子扫描步长为2.5nm。电子束曝光的曝光剂量为3500～5500μC/cm2。抗蚀剂作为掩模其厚度不能太大，如果抗蚀剂的太厚，会使得图3-B中所形成的凹槽宽高比会因过小而塌缩，图4-B中所形成的纳米对电极的抗蚀剂桥连部分会因宽高比过小不能很好地自支撑。为了得到本发明所需的间距为3～10nm的纳米对电极，优选地，形成在衬底上的抗蚀剂的厚度n1，40≤n1≤120nm。刻蚀凹槽30的宽高比≥1/10。
形成刻蚀凹槽30后，在具有刻蚀凹槽30的衬底10上沉积金属40。一般采用真空热蒸镀的方式形成金属层。金属层的厚度以薄膜连续且方便剥离为准。蒸镀完金属后，使用有机溶剂加热溶解去除残留的抗蚀剂20，从而在衬底10上与曝光版图的纳米对电极图案对应的位置处得到纳米对电极50。
其中，图3A-D为纳米对电极的纳米线部分(长方形)的制备过程，对应于图1中的L1横切线观察。图3-A为在衬底10的表面旋涂一定厚度的抗蚀剂。图3-B为通过电子束矩形线曝光、显影、定影后由于电子束曝光邻近效应形成的抗蚀剂拱形凹槽结构。图3-C为通过真空热蒸镀金属后结构，抗蚀剂凹槽不能被金属层完全覆盖。图3-D为溶解剥离抗蚀剂后形成的金属纳米对电极的结构。
图4A-D为纳米对电极的接触部分(三角形)的制备过程，对应于图1中L2纵切线观察。图4-A为在衬底10的表面旋涂一定厚度的抗蚀剂。图3-B为通过电子束角度缓冲曝光，显影定影后形成的相对两个抗蚀剂凹槽的抗蚀剂桥连结构。抗蚀剂凹槽可能通过该桥连底部隔开或者连通。图4-C为通过真空热蒸镀金属后结构，抗蚀剂凹槽内沉积了金属层，抗蚀剂桥连部分阻挡了凹槽内金属结构连通。图4-D为溶解剥离抗蚀剂后形成的纳米线接触部分的金属结构，对应实际纳米线部分的纵切面。
根据本发明的另一方面，还提供了一种纳米对电极，该纳米对电极由上述任一种的方法制备而成。为了方便剥离纳米对电极，沉积金属的厚度要小于抗蚀剂厚度的一半。如果沉积的金属层的厚度太小，其结晶形核不能连续成膜，热稳定性也差。优选地，形成在衬底10上的纳米对电极50的厚度为n2，10≤n2≤30nm。
下面结合更具体的实施例，进一步说明本发明的有益效果。
下面以使用正性抗蚀剂PMMA为掩模，以方向性较好的热蒸发真空镀膜技术蒸发Cr/Au双层金属电极薄膜来制备电极材料。本实施例也通过最小间距的制备和测量实验来寻找减弱邻近效应的最合适对电极接触角，具体实施步骤如下：
步骤1)纳米对电极的曝光版图的设计。
如图1所示，由于纳米对电极具有与其连接的引线电极，在设计曝光版图时，可以将纳米对电极和引线电极分层制作。引线电极的版图设计部分根据电子器件设计而定。
纳米对电极部分的版图设计如图2所示，其包括纳米线部分(长方形)和点接触部分(三角形)。其中L1是纳米对电极的纳米线部分的横切线，L2是点接触部分的纵切线。a是设计纳米线的线宽，δ是设计的接触角度，h是设计点接触部分三角形的高度，d是设计的两组对电极间距。
设计矩形框线宽a＝20nm，三角形的高h＝30nm，三角形对顶角δ从20°连续变化到120°，步长为10°。纳米对电极的间距d从0连续变化到57nm，步长为3nm。
步骤2)涂胶与前烘。
选用正性抗蚀剂PMMA495，以5000rpm的转速在500nm氧化硅(SOI)表面旋涂厚度约为60nm的抗蚀剂。或者把PMMA495旋涂在表面生长有致密连续石墨烯的SOI衬底上。将旋涂有正性抗蚀剂的衬底放入180℃的烘箱中，前烘60秒，去除残余溶剂，坚膜。衬底表面的抗蚀剂如图3-A或图4-A所示。
步骤3)曝光。
电子束曝光过程使用100Kev电压，电子束流为0.1nA，电子束斑尺寸约10nm，电子扫描步长2.5nm。曝光剂量设定从3500μC/cm2连续变化到5500μC/cm2。
步骤4)显影定影。
室温下，使用MIKE\IPA显影液显影40秒，用IPA定影液定影30秒，用氮气枪吹干。由于近邻效应，显影后实际曝光结果长方形部分沿L1方向如附图3-B所示，三角形部分如图4-B所示。
步骤5)真空蒸镀金属
使用热蒸发真空镀膜机在<5×10-4Pa真空下，先蒸镀3nm厚度的金属铬作为过渡层，后蒸镀13nm厚度的金作为纳米对电极材料。沉积完金属后结构如图3-C或图4-C所示。图3-C为通过真空热蒸镀金属后结构，可以看出，抗蚀剂凹槽不能被金属层完全覆盖。为了制备10nm量级纳米对电极的间距，抗蚀剂掩模的厚度需要控制在40～120nm的范围内，金属层的厚度可以控制在10～30nm的范围内。
步骤6)去胶
使用丙酮作为去胶液，在60℃下溶解抗蚀，同时剥离去掉多余金属结构，得到纳米对电极。沿L1切线观察纳米线示意图如附图3-D所示。沿L2切线观察纳米对电极结构如附图4-D所示。
步骤7)制备引线电极。
使用多层对准曝光工艺，制作纳米对电极的引线电极等其他电子线路。
步骤8)得到纳米对电极器件。
在本实施例中，得到的纳米对电极的间隙全部都小于30nm。
采用厚度为60nm的PMMA做掩模，用晶振片精确控制真空蒸镀了厚度为16nm的金属层，间隔2μm，制备纳米对电极。
以70°接触角，对电极间隙设计为9nm在氧化硅(SOI)表面制备了3.3nm间距，30nm线宽的纳米对电极。该纳米对电极的SEM照片如图5所示。
以80°接触角，33nm对电极间隙在石墨烯表面制备了5.5nm间距，50nm线宽的对电极。该纳米对电极的SEM照片如图6所示。
实验表明，电极接触角度为70°或80°能形成超小电极间隙。
分析如下：首先，版图接触角度较小时，曝光剂量不足以使抗蚀剂完全曝光，即使零间隙(d＝0)版图曝光制作的电极间距也超过了10nm。其次，版图接触角度太大时，趋近于矩形曝光，近邻效应比较明显，很难形成10纳米以下的电极间隙，背离了最初设计接触角度调整邻近效应的初衷。
至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的多个示例性实施例，但是，在不脱离本发明的精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (11)

1.一种纳米对电极的制备方法，包括：
设置衬底(10)并在所述衬底(10)上设置抗蚀剂(20)；
确定曝光版图，所述曝光版图具有用于形成纳米对电极的纳米对电极图案，所述纳米对电极图案由沿一直线延伸的两个长条形部分构成，并且沿与所述直线垂直的方向呈轴对称布置；每一所述长条形部分包括一个长方形和一个三角形，所述长方形的短边与所述三角形的一条边重合；两个所述长条形部分的所述三角形相互面对；通过调整曝光版图中三角形的顶角的角度，进对纳米对电极的间距进行修正；
按照所述曝光版图对所述抗蚀剂(20)进行电子束曝光、显影、定影，形成与所述曝光版图对应的刻蚀凹槽(30)；
在具有所述刻蚀凹槽(30)的所述衬底(10)上沉积金属(40)，溶解残留的所述抗蚀剂(20)，从而在所述衬底(10)上与所述曝光版图的所述纳米对电极图案对应的位置处得到所述纳米对电极(50)。
2.根据权利要求1所述的制备方法，其特征在于，所述三角形为等腰三角形。
3.根据权利要求1所述的制备方法，其特征在于，所述三角形的顶角为δ，20°≤δ≤120°。
4.根据权利要求1所述的制备方法，其特征在于，所述三角形的顶角为δ，70°≤δ≤80°。
5.根据权利要求1所述的制备方法，其特征在于，
所述长方形的宽度为a，18≤a≤22nm；
所述三角形的高度为h，h＝1.5a；
两个所述长条形部分的间距为d，0≤d≤57nm。
6.根据权利要求1所述的制备方法，其特征在于，所述电子束曝光的条件为：电压为100Kev，电子束流为0.1nA，电子束斑尺寸为10nm，电子扫描步长为2.5nm。
7.根据权利要求1所述的制备方法，其特征在于，所述电子束曝光的曝光剂量为3500～5500μC/cm2。
8.根据权利要求1所述的制备方法，其特征在于，形成在所述衬底上的所述抗蚀剂的厚度n1，40≤n1≤120nm。
9.根据权利要求1所述的制备方法，其特征在于，所述刻蚀凹槽(30)的宽高比≥1/10。
10.根据权利要求1-8中任一项所述的制备方法，其特征在于，经沉积镀后，形成在所述衬底(10)上的所述纳米对电极(50)的厚度为n2，10≤n2≤30nm。
11.一种纳米对电极，采用权利要求1-10中任一项所述的制备方法制备而成。
CN201410738817.9A 2014-12-05 2014-12-05 纳米对电极及其制备方法 Active CN104465327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410738817.9A CN104465327B (zh) 2014-12-05 2014-12-05 纳米对电极及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410738817.9A CN104465327B (zh) 2014-12-05 2014-12-05 纳米对电极及其制备方法

Publications (2)

Publication Number Publication Date
CN104465327A CN104465327A (zh) 2015-03-25
CN104465327B true CN104465327B (zh) 2017-06-20

Family

ID=52911202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410738817.9A Active CN104465327B (zh) 2014-12-05 2014-12-05 纳米对电极及其制备方法

Country Status (1)

Country Link
CN (1) CN104465327B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113237932B (zh) * 2021-05-07 2023-09-19 中国工程物理研究院电子工程研究所 一种对电极型纳米电学传感器的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1128247C (zh) * 2001-04-26 2003-11-19 东南大学 选择性化学镀制备纳米间隙电极的方法
KR100503427B1 (ko) * 2003-10-27 2005-07-22 한국전자통신연구원 나노크기의 반도체소자의 전극제조방법
CN101246817B (zh) * 2008-02-29 2010-06-02 南京大学 一种制备绝缘层上硅量子线的方法
CN101783364B (zh) * 2009-01-21 2011-12-07 中国科学院微电子研究所 一种纳米电子器件的制作方法
CN102445480B (zh) * 2011-09-23 2013-09-18 东南大学 在纳米孔表面和孔内制备纳米间隙电极的方法
CN102653392B (zh) * 2012-05-17 2015-05-20 中国科学院物理研究所 一种负性电子束抗蚀剂曝光工艺制备超导纳米器件的方法
CN103030098B (zh) * 2012-12-21 2015-08-05 西安交通大学 一种大面积纳米缝电极阵列并行制造的方法

Also Published As

Publication number Publication date
CN104465327A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US7749922B2 (en) Nanowire structures and electrical devices
US20070252131A1 (en) Method of interconnect formation using focused beams
KR101265321B1 (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
CN100495647C (zh) 采用正性电子抗蚀剂制备金属纳米电极的方法
TW200849413A (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
CN109755379B (zh) 实现拓扑量子比特的装置和相应的制备方法
TWI622181B (zh) 奈米異質結構
CN104465327B (zh) 纳米对电极及其制备方法
TW569077B (en) Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
KR101287317B1 (ko) 반도체 공정에서 나노 리소그래픽 기술을 이용하여 단전자트랜지스터를 제조하는 방법
CN110429030B (zh) 纳米栅及纳米栅器件的制备方法
US10424480B2 (en) Method for making thin film transistor with nanowires as masks
CN110993487A (zh) 一种亚10纳米间隙结构的制备方法及其应用
US10424479B2 (en) Method for making nano-scaled channels with nanowires as masks
TWI227516B (en) Nano-electronic devices using discrete exposure method
JP2006128438A (ja) ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
US20130217565A1 (en) Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes
TWI639550B (zh) 奈米異質結構的製備方法
JP2005217390A (ja) ナノ構造の形成方法
Wong et al. Dependence of AC electrophoresis carbon nanotube manipulation on microelectrode geometry
CN102736432B (zh) 一种对纳米尺度元件进行套刻的方法
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
US11011628B2 (en) Method for making thin film transistor with nanowires as masks
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
KR20050019969A (ko) 어레이 구조의 분자 전자 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant