CN109755379B - 实现拓扑量子比特的装置和相应的制备方法 - Google Patents

Abstract

本发明提供一种实现拓扑量子比特的装置，包括：可调门的拓扑绝缘层；所述拓扑绝缘层之上的第一绝缘层和第二绝缘层；第一射频超导量子干涉器和第二射频超导量子干涉器，所述第一射频超导量子干涉器包括第一约瑟夫森结和用于连通所述第一约瑟夫森结的超导部分的第一超导连通部分，所述第二射频超导量子干涉器包括第二约瑟夫森结和用于连通所述第二约瑟夫森结的超导部分的第二超导连通部分；绝缘介质薄膜，其位于所述第一约瑟夫森结和所述第二约瑟夫森结之间并覆盖所述第一约瑟夫森结的至少一部分和所述第二约瑟夫森结的至少一部分；以及门电极，其位于所述绝缘介质薄膜之上。

Description

实现拓扑量子比特的装置和相应的制备方法

相关申请

本申请要求在2017年11月24日提交的、题为“一种拓扑量子比特的制备方法”、申请号为201711191147.3的中国专利申请的优先权，在此通过引用将其全部内容包括在本发明中。

技术领域

本发明属于拓扑量子计算领域，尤其涉及一种实现拓扑量子比特的装置和相应的制备方法。

背景技术

众说周知，传统的计算机技术发展到今天，硬件技术遇到了很大的瓶颈，主要原因是微电子工艺的尺寸达到了极限，提升芯片的功能越来越困难。为了满足日益增加的计算能力需求，人们纷纷提出了各种新的计算机设计方案，量子计算机就是其中之一。

经典计算机中，比特是处理的二进制数据的基本单位，只有0和1两个数值，一般可以用电路的通断等状态来表示。比特是计算机的基础，类似地，量子计算机则通过构建量子比特，然后制备和操作它们，实现量子计算。量子比特是用量子态来表示“0”和“1”态，只不过量子比特还包括“0”和“1”的无穷多种叠加态(部分“0”和“1”态构成的新态)，这样，量子比特就拥有比经典计算机更强的信息表达能力。但是，量子态有自己寿命，即退相干时间，这也就是说量子比特有自己的寿命，量子计算过程必须在量子比特的寿命时间内完成。受环境干扰影响，现有的量子比特退相干时间都不长(微秒量级)，因此量子计算被要求在纳秒量级的时间尺度内完成。为了进一步提高量子比特性能，基于非阿贝尔任意子的拓扑量子计算被提出来，它与体系的拓扑性质有关，对局域的杂质干扰不敏感，退相干时间会更长。微软公司就把注意力集中在这个方面，利用一维纳米线中的Majorana(马约拉纳)束缚态作为拓扑量子计算的载体，具体地利用两对Majorana(马约拉纳)束缚态的简并基态作为一个量子比特，通过交换Majorana束缚态完成量子操作。但是，在一维纳米线中制备Majorana束缚态需要加平行于纳米线的磁场(约几百mT)，在集成和操作量子比特的时候，这种要求会严重限制器件制备。

除此之外，还有另外一种方案，就是利用常规的s波超导体在三维拓扑绝缘体表面上诱导拓扑超导，再在拓扑超导的边界上寻找Majorana束缚态。后者不需要外加磁场，而且是二维的平面的结构，很方便集成量子比特。如图1A所示的现有技术的射频超导量子干涉器(radio frequency superconducting quantum interference device,rf-SQUID)的结构示意图，利用超导在拓扑绝缘体薄片的表面制备约瑟夫森结(参见图1A的虚线部分)，当结区两边相位差为π的时候，结区内有一对相反运动的Majorana束缚态(箭头所示γ₁和γ₂)。已有的设计通过一个相同材料的超导环连接结区两端，然后施加垂直于拓扑绝缘体薄片表面的磁场，在超导环内产生磁通从而调节结区上下两端的相位。图1B示出图1A中的一对Majorana束缚态的基态随着结区相位变化的情况，在超导能隙内，它们形成的是一对简并基态，分别对应电子态|e>和空穴态|o>，它们振荡的幅值与两个Majorana束缚态耦合强度有关，耦合越弱，振荡的幅值越接近零。但是，当系统和环境没有相互作用的时候，这一对电子态|e>和空穴态|o>并不能相互转化(宇称守恒)。另外，参见图1A，利用rf-SQUID器件调节约瑟夫森结两端相位差，垂直拓扑绝缘体薄片表面向外的磁场不但会加到超导环内，也会加到结区，导致沿着结区的左右方向也有相位差。这样，整个结区两端不能同时都满足相位差为π的条件(只有一些局域的点满足)，就不可能产生相反运动的Majorana束缚态，更不可能产生量子比特。这就对磁场的施加提出更严苛的要求。

可见，现有技术的实现拓扑量子比特的方法难度大、操作和读取都很困难。

发明内容

因此，本发明的目的在于克服上述现有技术的缺陷，提供一种实现拓扑量子比特的装置，包括：

可调门的拓扑绝缘层；

所述拓扑绝缘层之上的第一绝缘层和第二绝缘层；

第一射频超导量子干涉器和第二射频超导量子干涉器，所述第一射频超导量子干涉器包括第一约瑟夫森结和用于连通所述第一约瑟夫森结的超导部分的第一超导连通部分，所述第二射频超导量子干涉器包括第二约瑟夫森结和用于连通所述第二约瑟夫森结的超导部分的第二超导连通部分，所述第一超导连通部分位于所述第一绝缘层之上，所述第二超导连通部分位于所述第二绝缘层之上，所述第一约瑟夫森结和所述第二约瑟夫森结位于所述第一绝缘层和所述第二绝缘层之间的所述拓扑绝缘层之上并且彼此邻近；

绝缘介质薄膜，其位于所述第一约瑟夫森结和所述第二约瑟夫森结之间并覆盖所述第一约瑟夫森结的至少一部分和所述第二约瑟夫森结的至少一部分；以及

门电极，其位于所述绝缘介质薄膜之上。

根据本发明的实现拓扑量子比特的装置，优选地，所述第一绝缘层和所述第二绝缘层分别具有倾斜结构，并且所述第一绝缘层的倾斜结构与所述第二绝缘层的倾斜结构相对。

根据本发明的实现拓扑量子比特的装置，优选地，所述拓扑绝缘层的材料为Bi₂Te₃或Bi₂Se₃。

根据本发明的实现拓扑量子比特的装置，优选地，所述第一约瑟夫森结、所述第二约瑟夫森结、所述第一超导连通部分和所述第二超导连通部分的材料为铅。

根据本发明的实现拓扑量子比特的装置，优选地，所述第一超导连通部分和所述第二超导连通部分的形状为环形。

根据本发明的实现拓扑量子比特的装置，优选地，所述绝缘介质薄膜的材料为Al₂O₃。

根据本发明的实现拓扑量子比特的装置，优选地，所述门电极的材料为钯。

根据本发明的实现拓扑量子比特的装置，优选地，所述第一约瑟夫森结和所述第二约瑟夫森结之间的距离为100-200nm。

本发明还提供了一种实现拓扑量子比特的装置的制备方法，包括如下步骤：

步骤一：制备拓扑绝缘层；

步骤二：在所述拓扑绝缘层上生长第一绝缘层和第二绝缘层；

步骤三：在步骤二所得的样品上制备第一射频超导量子干涉器和第二射频超导量子干涉器，其中，所述第一射频超导量子干涉器包括第一约瑟夫森结和用于连通所述第一约瑟夫森结的超导部分的第一超导连通部分，所述第二射频超导量子干涉器包括第二约瑟夫森结和用于连通所述第二约瑟夫森结的超导部分的第二超导连通部分，所述第一超导连通部分位于所述第一绝缘层之上，所述第二超导连通部分位于所述第二绝缘层之上，所述第一约瑟夫森结和所述第二约瑟夫森结位于所述第一绝缘层和所述第二绝缘层之间的所述拓扑绝缘层之上并且彼此邻近；

步骤四：在步骤三所得的样品上生长绝缘介质薄膜，所述绝缘介质薄膜位于所述第一约瑟夫森结和所述第二约瑟夫森结之间并部分覆盖所述第一约瑟夫森结和所述第二约瑟夫森结；以及

步骤五：所述绝缘介质薄膜之上制备门电极。

根据本发明实现拓扑量子比特的方法，优选地，在所述步骤二中，在所述第一绝缘层和所述第二绝缘层的彼此面对的侧面形成倾斜结构。

与现有技术相比，本发明的优点在于：提供了一种简单有效的实现拓扑量子比特的装置和方法，易于操作和读取，解决了沿着结区方向有相位差变化问题。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1A为现有技术的rf-SQUID器件的结构示意图。

图1B为图1A所示的rf-SQUID器件中一对Majorana束缚态γ1和γ2形成的简并基态随着结区相位差的变化行为。

图2为根据本发明第一实施例的制备实现拓扑量子比特的装置的工艺示意图。

图3示出在第一实施例的步骤三中写入的图案的俯视图和侧视图。

图4示出在第一实施例的步骤五中写入的图案的俯视图。

图5示出根据本发明的第一实施例所制备的用于实现拓扑量子比特的装置的俯视图。

图6示出一对相对设置的rf-SQUID器件产生的两对Majorana模。

图7为根据本发明的第二实施例的制备实现拓扑量子比特的装置的工艺示意图。

图8示出在第二实施例的步骤三中写入的图案的俯视图和侧视图。

具体实施方式

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

概括而言，本发明人为了实现拓扑量子比特，采用两对Majorana束缚态，形成|oe>、|eo>或者|ee>、|oo>这样的基态，例如用|oe>和|eo>就可以作为量子比特的0态和1态。实现编码之后，只需要交换这两对Majorana束缚态就可以实现对0态和1态的操作。

第一实施例

该实施例提供一种实现拓扑量子比特的装置及其制备方法，参见图2所示的制备实现拓扑量子比特的装置的工艺示意图，包括如下步骤：

步骤一：将Bi₂Se₃单晶样品放置在具有300nm二氧化硅氧化层的硅基片衬底1上，用胶带从Bi₂Se₃单晶样品解理出厚度为10nm左右的Bi₂Se₃薄片，从而获得可调门的Bi₂Se₃薄片样品2。

步骤二：利用甩胶机在Bi₂Se₃薄片样品上旋涂PMMA胶3(转速4000转/分钟，时间1分钟)并在120℃的温度下烘烤2min，如图2的(a)所示，此时PMMA胶有约200nm厚。

步骤三：用电子束曝光技术(加速电压10KeV)在PMMA胶3上写入图3中的俯视图所示的条形图案，非曝光区域为宽度约4.2μm的条形，曝光区域采用约3000μC/cm²的过曝光剂量，此时曝光区域的PMMA不溶于丙酮，附着在Bi₂Se₃拓扑绝缘体上，形成绝缘层。用丙酮泡掉没有曝光的PMMA胶，保留绝缘层4(参见图3中的侧视图)，得到如图2的(b)所示的结构；

步骤四：继续利用甩胶机在过曝光的PMMA绝缘层4上旋涂PMMA胶并烘烤(具体工艺见步骤二)，得到的PMMA胶5的厚度约为200nm，如图2的(c)所示；

步骤五：用电子束曝光技术(加速电压10KeV，曝光剂量130μC/cm²)在步骤四旋涂的PMMA胶5上写入如图4所示的图形，其包括一对相对设置的rf-SQUID器件R1和R2的形状，以及该对rf-SQUID器件R1和R2两侧的超导线L1和L2的形状。在两个rf-SQUID的超导环形状之间形成“十”字形结构C，rf-SQUID器件R1和R2的超导环形状结构尺寸一致，环的内直径为6μm，环的宽度为0.5μm，约瑟夫森结的长度为2μm，彼此间隔约100～200nm。超导环形状以及超导线形状L1和L2的位置在过曝光的绝缘PMMA层4之上，而中间的“十”字形结构C位于两部分过曝光的绝缘PMMA层4之间。超导线L1和L2的宽度约0.2μm，要跨过拓扑绝缘体薄片边缘，同时在工艺允许的情况下尽量靠近超导环(一般工艺可以做到100nm间距)。最后用微加工显影液把图形显现出来，把曝光后的PMMA处理掉，即在PMMA胶平面上留下一个“坑”状的图4所示的结构，图4中的虚线部分对应“坑”的位置，并用等离子去胶方法去除“坑”内残胶。

步骤六：利用磁控溅射镀膜技术(初始真空2.0×10^-4pa以下，氩气做载气，起辉压力0.7pa，定功率100W直流起辉，直流电压约330V)在步骤五得到的样品上镀约100nm的超导金属铅(Pb)膜6，如图2的(d)所示，这就形成了相对设置的两个rf-SQUID器件，且各自的超导环位于过曝光的绝缘PMMA层4之上，其余部分直接位于Bi₂Se₃拓扑绝缘层2之上。

步骤七：在步骤六所得的样品上继续旋涂PMMA胶(具体工艺同步骤二)，重复两次，得到约400nm的PMMA胶7，如图2的(e)所示，然后用电子束曝光(加速电压10KeV，曝光剂量140μC/cm²)在PMMA胶7上写入长条形结构，参见图5所示的Al₂O₃介质膜的形状，注意该部分尺寸视情况而定，需要把未被过曝光PMMA覆盖的拓扑绝缘体表面全部覆盖，至少覆盖图4所示的“十”字结构区域，可以增加该区域面积但不可再减小，一般情况下，长度约2～3μm，宽度约6～8μm。然后用微加工显影将该图形显现出来。

步骤八：在步骤七得到的样品上用原子层积技术沉积Al₂O₃绝缘介质膜8，厚度约80nm，沉积温度不超过200℃。

步骤九：在步骤八得到的样品上继续旋涂PMMA胶并烘干(具体工艺同步骤二)，重复两次得到400nm厚的PMMA胶，并用电子束曝光(加速电压10KeV，曝光剂量140μC/cm²)在PMMA胶上写入长条形门电极的形状，参见图5所示的正常金属电极的形状，电极长度约2μm，宽度在允许的情况下尽量长，位置在Al₂O₃介质膜8的中央。

步骤十：利用磁控溅射或者电子束蒸发镀膜技术镀钯金属电极9，得到图2的(f)所示的结构，即为该实施例所制备的用于实现拓扑量子比特的装置，该结构的俯视图如图5所示。

为了清楚地示出该实施例所制备的结构中的两对Majorana模，发明人提供了图6，其未示出图5所示结构的Al₂O₃介质膜和正常金属电极。图6示出了一对相对设置的rf-SQUID器件产生的两对Majorana模γ₁和γ₃、γ₂和γ₄，每一对Majorana模都可以被磁场调节，这样就可以构成一个拓扑量子比特。拓扑量子比特的状态|oe>、|eo>或者|ee>、|oo>，由左右两个rf-SQUID的结区中的基态来决定，它们分别由γ₁和γ₃、γ₂和γ₄组成，如果左右两个rf-SQUID的结初始态处于电荷态，则基态为|oe>、|eo>；如果初始态处于空穴态，则基态为|ee>、|oo>。|oe>、|eo>和|ee>、|oo>是两类电荷性质不同的量子比特，但是功能都一样，可以满足计算要求；

在图5所示的结构中，一对相对设置的rf-SQUID器件R1和R2的两侧的一对超导线L1和L2在加直流时可以产生磁场，用来微调超导环内的磁场，并且实现两个超导环的独立控制。

另外，图5中所示的正常金属电极作为门电极，用于调节两个rf-SQUID器件R1和R2的耦合，从而控制γ₁和γ₂、或者γ₃和γ₄的耦合相互作用，实现拓扑量子比特的操作，调节门电极使得两个rf-SQUID器件R1和R2去耦合，再调节平行于拓扑绝缘体的磁场，工作在结区相位差为π(简并点)附近，产生两对相互耦合的Majorana模γ₁和γ₃、γ₂和γ₄，完成拓扑量子比特初态制备，即|oe>、|eo>或者|ee>、|oo>。再调节金属门电极使得γ₁和γ₂、γ₃和γ₄耦合，同时微调两侧超导线L1和L2使得γ₁和γ₃、γ₂和γ₄去耦合，实现一个基本的量子比特的操作。上述过程也可以反过来进行。

综上，该实施例制备的用于实现拓扑量子比特的装置包括如下部件：

Bi₂Se₃拓扑绝缘层，

所述拓扑绝缘层之上的第一绝缘层部分和第二绝缘层部分，

两个相对设置的rf-SQUID器件，分别包括：约瑟夫森结和超导环，两个超导环分别位于第一绝缘层部分和所述第二绝缘层部分之上，而两个约瑟夫森结邻近设置并且位于所述第一绝缘层部分和第二绝缘层部分之间的所述拓扑绝缘层之上，

两条超导线，分别位于两个rf-SQUID器件两侧并且分别位于第一绝缘层部分和所述第二绝缘层部分之上，

Al₂O₃介质膜，位于两个约瑟夫森结之间并覆盖约瑟夫森结的一部分，优选地至少覆盖“十”字形结构部分；以及

钯金属门电极，位于Al₂O₃介质膜之上。

基于该结构，通过钯金属门电极调节两个rf-SQUID器件的耦合，并通过给超导线加电流产生磁场以微调超导环内的磁场，最终实现拓扑量子比特。

第二实施例

该实施例提供了另一种实现拓扑量子比特的装置及其制备方法。参见图7所示的制备实现拓扑量子比特的装置的工艺示意图，包括如下步骤：

步骤一：在有300nm二氧化硅氧化层的硅基片衬底10上生长Bi₂Se₃单晶样品，然后用胶带从Bi₂Se₃单晶样品解理出厚度为100nm左右的Bi₂Se₃薄片，从而获得可调门的Bi₂Se₃薄片样品20。

步骤二：利用甩胶机在Bi₂Se₃薄片样品上旋涂PMMA胶30(转速4000转/分钟，时间1分钟)并在120℃的温度下烘烤2min，如图7的(a)所示，此时PMMA胶有约200nm厚。

步骤三：用电子束曝光技术(加速电压10KeV)在PMMA胶上写入如8所示的图形，非曝光区域为中间的宽度约4.2μm的条形，采用从内侧的约130μC/cm²到外侧的约3000μC/cm²的梯形变化的过曝光剂量进行曝光，过曝光区域的PMMA不溶于丙酮，附着在拓扑绝缘体上，形成PMMA绝缘层。由于梯形变化的过曝光剂量，在曝光区域与非曝光区域之间会形成图8的侧视图所示的倾斜界面，最后，用丙酮泡掉没有曝光的PMMA胶，保留过曝光的绝缘层40，得到如图7的(b)所示的结构；

步骤四：继续利用甩胶机在过曝光的PMMA绝缘层40上旋涂PMMA胶并烘烤(具体工艺见步骤二)，得到涂PMMA胶50的厚度约为200nm，如图7的(c)所示；

步骤五：用电子束曝光技术(加速电压10KeV，曝光剂量130μC/cm²)在步骤四旋涂的PMMA胶50上写入如图4所示的图形，其包括一对相对设置的rf-SQUID器件R1和R2的形状，以及该对rf-SQUID器件R1和R2两侧的超导线L1和L2的形状。这样，在两个rf-SQUID的超导环形状之间形成“十”字形结构C，rf-SQUID器件R1和R2的超导环形状结构尺寸一致，环的内直径为6μm，环的宽度为0.5μm，约瑟夫森结的长度为2μm，彼此间隔约100～200nm。超导环形状以及超导线形状L1和L2的位置在过曝光的绝缘PMMA层40之上，而中间的“十”字形结构C位于两部分过曝光的绝缘PMMA层40之间。超导线L1和L2的宽度约0.2μm，要跨过拓扑绝缘体薄片边缘，同时在工艺允许的情况下尽量靠近超导环(一般工艺可以做到100nm间距)。最后用微加工显影液把图形显现出来，把曝光后的PMMA处理掉，即在PMMA胶平面上留下一个“坑”状的图4结构，图4中的虚线部分对应“坑”的位置，并用等离子去胶方法去除“坑”内残胶。

步骤六：利用磁控溅射镀膜技术(初始真空2.0×10^-4pa以下，氩气做载气，起辉压力0.7pa，定功率100W直流起辉，直流电压约330V)在步骤五得到的样品上镀约100nm的超导金属铅(Pb)膜60，如图7的(d)所示，可以看出，形成了相对设置的两个rf-SQUID，且各自的超导环位于过曝光的绝缘PMMA层40之上，其余部分直接位于Bi₂Se₃拓扑绝缘层20上。

步骤七：在步骤六所得的样品上继续旋涂PMMA胶(具体工艺同步骤二)，重复两次，得到约400nm的PMMA胶70，如图7的(e)所示，然后用电子束曝光(加速电压10KeV，曝光剂量140μC/cm²)在PMMA胶70上写入长条形结构，参见图5所示的Al₂O₃介质膜的形状，注意该部分尺寸视情况而定，需要把未被过曝光PMMA覆盖的拓扑绝缘体表面全部覆盖，至少覆盖图4所示的“十”字结构区域，可以增加该区域面积但不可再减小，一般情况下，长度约2～3μm，宽度约6～8μm。然后用微加工显影将该图形显现出来。

步骤八：在步骤七得到的样品上用原子层积技术沉积Al₂O₃绝缘介质膜80，厚度约80nm，沉积温度不超过200℃。

步骤九：在步骤八得到的样品上继续旋涂PMMA胶并烘干(具体工艺同步骤二)，重复两次得到400nm厚的PMMA胶，并用电子束曝光(加速电压10KeV，曝光剂量140μC/cm²)在PMMA胶上写入长条形门电极的形状，参见图5所示的正常金属电极的形状，电极长度约2μm，宽度在允许的情况下尽量长，位置在Al₂O₃介质膜80的中央。

步骤十：利用磁控溅射或者电子束蒸发镀膜技术镀钯金属电极90，得到图7的(f)所示的结构，即为该实施例所制备的用于实现拓扑量子比特的装置，该结构的俯视图同样如图5所示。

该第二实施例改进了第一实施例的过曝光工艺，克服了第一实施例中超导环结构与“十”字结构之间容易断裂的缺陷，提高了成品率。

该第二实施例制备的用于实现拓扑量子比特的装置包括如下部件：

Bi₂Se₃拓扑绝缘层，

所述拓扑绝缘层之上的第一绝缘层部分和第二绝缘层部分，该两个绝缘层部分分别具有相对设置的倾斜结构，

两个相对设置的rf-SQUID器件，分别包括：约瑟夫森结和超导环，两个超导环分别位于第一绝缘层部分和所述第二绝缘层部分之上，两个约瑟夫森结邻近设置并且位于所述第一绝缘层部分和第二绝缘层部分之间的所述拓扑绝缘层之上，

两条超导线，分别位于两个rf-SQUID器件两侧并且分别位于第一绝缘层部分和所述第二绝缘层部分之上，

Al₂O₃介质膜，位于所述两个rf-SQUID器件的约瑟夫森结之间并部分覆盖所述两个rf-SQUID器件的约瑟夫森结；以及

钯金属门电极，位于Al₂O₃介质膜之上。

由于倾斜结构的存在，该第二实施例制备的相对设置的两个rf-SQUID器件为三维立体结构，给三维立体结构施加平行于薄膜的磁场就能够实现拓扑量子比特的灵活调节。

根据本发明的其他实施例，rf-SQUID器件的超导环不必是环形结构，可以替换为其他的超导连通部件，只要将rf-SQUID器件的约瑟夫森结的两个超导部分连通起来即可。

根据本发明的其他实施例，拓扑绝缘层采用本领域公知的其他可调门的三维拓扑绝缘材料，例如Bi₂Te₃。

根据本发明的其他实施例，拓扑绝缘层的厚度为10nm～100nm。

根据本发明的其他实施例，超导材料选择Nb，Al，Sn等。

根据本发明的其他实施例，门电极材料选择Au，Cr等。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims (10)

1.一种实现拓扑量子比特的装置，包括：

可调门的拓扑绝缘层；

所述拓扑绝缘层之上的第一绝缘层和第二绝缘层；

第一射频超导量子干涉器和第二射频超导量子干涉器，所述第一射频超导量子干涉器包括第一约瑟夫森结和用于连通所述第一约瑟夫森结的超导部分的第一超导连通部分，所述第二射频超导量子干涉器包括第二约瑟夫森结和用于连通所述第二约瑟夫森结的超导部分的第二超导连通部分，所述第一超导连通部分位于所述第一绝缘层之上，所述第二超导连通部分位于所述第二绝缘层之上，所述第一约瑟夫森结和所述第二约瑟夫森结位于所述第一绝缘层和所述第二绝缘层之间的所述拓扑绝缘层之上并且彼此邻近，所述第一超导连通部分和所述第二超导连通部分之间的所述第一约瑟夫森结和所述第二约瑟夫森结共同地形成“十”字形结构；

第一超导线和第二超导线，所述第一超导线位于所述第一绝缘层之上所述第一超导连通部分的外侧，所述第二超导线位于所述第二绝缘层之上所述第二超导连通部分的外侧；

绝缘介质薄膜，其位于所述第一约瑟夫森结和所述第二约瑟夫森结之间并覆盖所述第一约瑟夫森结的至少一部分和所述第二约瑟夫森结的至少一部分；以及

门电极，其位于所述绝缘介质薄膜之上。

2.根据权利要求1所述的装置，其中，所述第一绝缘层和所述第二绝缘层分别具有倾斜结构，并且所述第一绝缘层的倾斜结构与所述第二绝缘层的倾斜结构相对。

3.根据权利要求1或2所述的装置，其中，所述拓扑绝缘层的材料为Bi₂Te₃或Bi₂Se₃。

4.根据权利要求1或2所述的装置，其中，所述第一约瑟夫森结、所述第二约瑟夫森结、所述第一超导连通部分和所述第二超导连通部分的材料为铅。

5.根据权利要求1或2所述的装置，其中，所述第一超导连通部分和所述第二超导连通部分的形状为环形。

6.根据权利要求1或2所述的装置，其中，所述绝缘介质薄膜的材料为Al₂O₃。

7.根据权利要求1或2所述的装置，其中，所述门电极的材料为钯。

8.根据权利要求1或2所述的装置，其中，所述第一约瑟夫森结和所述第二约瑟夫森结之间的距离为100-200nm。

9.一种实现拓扑量子比特的装置的制备方法，包括如下步骤：

步骤一：制备拓扑绝缘层；

步骤二：在所述拓扑绝缘层上生长第一绝缘层和第二绝缘层；

步骤三：在步骤二所得的样品上制备第一射频超导量子干涉器和第二射频超导量子干涉器以及第一超导线和第二超导线，其中，所述第一射频超导量子干涉器包括第一约瑟夫森结和用于连通所述第一约瑟夫森结的超导部分的第一超导连通部分，所述第二射频超导量子干涉器包括第二约瑟夫森结和用于连通所述第二约瑟夫森结的超导部分的第二超导连通部分，所述第一超导连通部分位于所述第一绝缘层之上，所述第二超导连通部分位于所述第二绝缘层之上，所述第一约瑟夫森结和所述第二约瑟夫森结位于所述第一绝缘层和所述第二绝缘层之间的所述拓扑绝缘层之上并且彼此邻近，所述第一超导连通部分和所述第二超导连通部分之间的所述第一约瑟夫森结和所述第二约瑟夫森结共同地形成“十”字形结构，所述第一超导线位于所述第一绝缘层之上所述第一超导连通部分的外侧，所述第二超导线位于所述第二绝缘层之上所述第二超导连通部分的外侧；

步骤四：在步骤三所得的样品上生长绝缘介质薄膜，所述绝缘介质薄膜位于所述第一约瑟夫森结和所述第二约瑟夫森结之间并部分覆盖所述第一约瑟夫森结和所述第二约瑟夫森结；以及

步骤五：所述绝缘介质薄膜之上制备门电极。

10.根据权利要求9所述的方法，其中，在所述步骤二中，在所述第一绝缘层和所述第二绝缘层的彼此面对的侧面形成倾斜结构。

Images