JPH01128545A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01128545A
JPH01128545A JP62285326A JP28532687A JPH01128545A JP H01128545 A JPH01128545 A JP H01128545A JP 62285326 A JP62285326 A JP 62285326A JP 28532687 A JP28532687 A JP 28532687A JP H01128545 A JPH01128545 A JP H01128545A
Authority
JP
Japan
Prior art keywords
film
pad
wiring
opening
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62285326A
Other languages
English (en)
Inventor
Masayuki Sato
正幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62285326A priority Critical patent/JPH01128545A/ja
Publication of JPH01128545A publication Critical patent/JPH01128545A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の電極に関し、特に、バンプ電極
に関するものである。
〔従来技術〕
半導体装置の外部電極の一つに、バンプ電極がある。こ
れは、最上層の配線の上の最終保護膜を選択的に除去し
て開口を形成し、この開口の上に、下からCr g C
r / Cu g Cu @ A uを積層して下地金
属層を形成し、この下地金属層の上に半田等からなる半
球状の電極を形成したものである。
〔発明が解決しようとする問題点〕
本発明者は、前記バンプ電極について検討した結果1次
の問題点を見出した。
前記バンプ電極を配線に接続させるための開口の怪は、
50μm程度であった。ところが、半導体装置の高集積
化、微細化に伴って、開口径が10μm程度に縮小され
る。このため、バンプ電極と、下の配線との接続抵抗が
、バンプ電極1個当、  リ0.5〜1Ω(以下、0.
5〜1Ω/バンプという)程度と、約100倍以上も増
加した。
本発明の目的は、バンブ電極と配線の接続抵抗の低減を
図ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、配線と同種の金属膜からなり、かつ開口より
大きなパッドを、前記開口を通して配線に接続するよう
に、開口上に設け、該パッドの上にバンブ電極を設けた
ものである。
〔作用〕
上述した手段によれば、開口上に、この開口より大きな
パッドが設けられる。このパッドは、配線と同種の金属
膜からなるので、例えばアルミニウム膜で形成される。
すなわち、バンブ電極の下地金属膜は、開口より大きな
パッドの上に形成される。したがって、下地金属膜とパ
ッドの接続面積は、開口の面積より例えば25倍以上大
きくすることができるので、バンブ電極と配線の接続抵
抗を0.05Ω以下にすることができる。また、バンブ
電極の下地金属膜の外径を縮小できることから、バンブ
電極の外径も縮小することができ、バンプ電極同志の間
隔を小さくできる。
〔発明の実施例〕
以下1本発明の一実施例を図面を用いて説明する。
第1図は2本発明の一実施例のバンブ電極の断面図であ
る。
第1図において、1は単結晶シリコンからなる基板であ
り1表面にバイポーラトランジスタが形成しである。バ
イポーラトランジスタは、N′″型埋型埋層2.N″型
コレクタ引出し領域3.N−型コレクタ領域4.P型ベ
ース領域5.N0型エミツタ領域6とで構成されている
。このバイポーラトランジスタは、論理回路あるいはメ
モリを構成するものである。7はフィールド絶#膜であ
り、下部にはP型チャネルストッパ領域8が形成しであ
る。
9は第1層目の層間絶縁膜であり、例えば酸化シリコン
膜からなっている。絶縁膜9の上にはアルミニウム配線
(SiあるいはSiとCuを含有する)10が延在し、
接続孔を通してバイポーラトランジスタに接続している
。アルミニウム配線10の上は1例えば酸化シリコン膜
からなる第2層目の層間絶縁膜11が覆っている。この
絶縁膜11の上面は、平担化が図られている。そして、
絶縁膜11の上には第2層目のアルミニウム配線(Si
あるいはSiとCuを含有、する)13が延在し、接続
孔12を通して第1層目のアルミニウム配線10に接続
している。接続孔12は、底部より上部の径が大きいテ
ーパ状に形成しである。アルミニウム配線13の上は、
窒化シリコン膜14Aの上に酸化シリコン膜14Bを積
層して構成した第3層目の層間絶縁膜14が覆っている
。酸化シリコン膜14Bの上面は、平担化がなされてい
る。窒化シリコン膜14Aの膜厚は、3000人程度程
度り、酸化シリコン膜14Bの膜厚は窒化シリコン膜1
4Aより厚くなっている。
15はアルミニウム膜からなるパッド16Pを配線13
に接続するための接続孔であり、底部より上部の径が大
きいテパー状に形成しである。接続孔15の底部の径は
、10μm程度である。そして、この接続孔15を通し
て、第3層目のアルミニウム膜(SiあるいはSiとC
uを含有する)からなるパッド16Pがアルミニウム配
線13に接続している。
パッド16Pの上面は、平担化が図られている。また、
パッド16Pの面積は、周囲に制約するものがないので
、接続孔15より通るかに大きく、例えば25倍以上に
することができる。パッド16Pは、バンブ電極20B
の下地金属膜19によって覆れている。下地金属膜19
は、下から順に、Cr膜、CrとCuの混合膜、Cu膜
、Au膜を積層して構成している。下地金属膜19の膜
厚は、1μm程度である。また、直径は、例えば100
μm程度にしている。下地金属膜19の上には、半田(
Pb:97wt%、Sn:3wt%)からなるバンブ電
極20Bが形成しである。
絶縁膜14上には、パッド16Pと同層のアルミニウム
膜からなる配線16が設けられている。そして、この配
線16は、窒化シリコン膜17Aの上に酸化シリコン膜
17Bを積層した2層膜からなる最終保護膜17によっ
て覆われている。最終保護膜17は、パッド16P、下
地金属膜19.バンプ電極20Bを形成する部分では、
選択的に除取されていて開口1Bとなっている。
以上、説明したように、開口15の上に、開口15より
大きな面積を有するパッド16Pを形成していることに
より、等測的に、配線13と下地金属膜19との接続面
積が増大する。ここで、接続孔15の径を10μmとし
たとき、パッド16Pと配線13との接続抵抗、すなわ
ちアルミニウム膜とアルミニウム膜との接続抵抗は、0
.01mΩ以下である。
そこで、パッド16Pの面積を、接続孔15より25倍
以上大きくすると、配線13と下地金属膜19の接続抵
抗を0.05Ω以下に非常に小さくすることができる。
また、前記のことからバンプ電極20Bの外径を小さく
できるので、バンプ電極20Bの間の間隔を縮小するこ
とができる。
次に1本実施例の半導体装置の製造方法を説明する。
まず、第2図に示すように、基板1にW型埋込み層2.
フィールド絶縁膜7.P型チャネルストッパ領域8.N
°型コレクタ領域4、P型ベース領域5.N9型コレク
タ引き出し領域3、N3型エミッタ領域6をそれぞれ形
成する0次に、例えばプラズマCVDによって酸化シリ
コン膜を堆積して第1層目層間絶縁膜9を形成する。次
に、絶縁膜9の所定部に接続孔を形成した後、例えばス
パッタリングによって、Si又はSiとCuを含有した
アルミニウム膜を形成し、これをホトリソ技術によって
パターニングして、第1層目のアルミニウム配線10を
形成する0次に、基板バイアス式の高周波スパッタエツ
チングと石英スパッタリングを同時に行うことによって
、酸化シリコン膜からなる第2層目の層間絶縁膜11を
形成する。絶縁膜11の上面は平担にされる6次に、絶
縁膜11上にネガレジスト膜21を塗布し、ホトリソ技
術によって感光および現像することにより、レジスト膜
21の所定部を開口する。そして、レジスト膜21をマ
スクとして、弗酸:フッ化アンモニウム液の1=6(容
積比)混合液によるウェットエツチング法と、CF4+
O,の混合ガスを使用したプラズマエツチング法を併用
して、接続孔12を形成する。この後。
ネガレジスト膜21を剥離液で除去する。
次に、第3図に示すように、スパッタリング方によって
、Si又はSiとCuを含有したアルミニウム膜を絶縁
膜11上に堆積し、これをホトリソ技術とプラズマエツ
チングによってパターニングして、第2層目の配線13
を形成する0次に、例えばプラズマCVDにより300
0人程度0膜厚の窒化シリコン膜14Aを形成し、さら
にこの上に基板バイアス式の高周波スパッタエツチング
と石英スパッタリングを同時に行って、酸化シリコン膜
14Bを積層して、第3層目の層間絶縁膜14を形成す
る。酸化シリコン膜14Bは平担化がなされる。
また、窒化シリコン膜14Aと酸化シリコン膜14Bの
2層膜とすることにより、電気的耐圧を高くしている0
次に、絶縁膜14の上にネガレジスト膜22を塗布し、
ホトリソ技術とプラズマエツチングにより酸化シリコン
膜14Bと窒化シリコン膜14Aを選択的に除去して接
続孔15を形成する。接続孔15は、テーパ状に形成す
る。この後、レジスト膜22を除去する。
次に、第4図に示すように、絶縁膜14上に、例えばス
パッタリングにより、Si又はSiとCuを含有したア
ルミニウム膜を堆積し、これをホトリソ技術とプラズマ
エツチングによってパターニングして、パッド16Pと
配線16を形成する0次に、基板1上の全面に、例えば
プラズマCVDによって窒化シリコン膜1?Aを形成し
、さらに基板バイアス式の高周波スパッタエツチングと
石英スパッタリングを同時に行って、酸化シリコン膜1
7Bを積層して、最終保護膜17を形成する6次に、保
護膜17上にネガレジスト膜23を塗布し、ホトリソ技
術とプラズマエツチングを使って、保護膜17のパッド
16Pの部分を選択的に除去して開口18を形成する。
開口18からパッド16Pが露出する。この後、レジス
ト膜23を除去する0次に、第5図に示すように、高周
波スパッタエツチングにより基板1上の全面のクリーニ
ングを行う、特に、パッド16Pの表面酸化物を除去さ
せる。
次に、前記クリーニングを行った装置と同じ装置内で、
基板1上の全面に、下からCr、CrとCuの混合膜、
Cu膜、Au膜を順に被着させて、膜厚約1.0μmの
下地金属膜19を形成する0次に、ポジレジスト膜24
を塗布し、これをホトリソ技術により所定のパターンに
形成する。そして。
下地金属膜19のAu膜とCuは、ヨウ素とヨウ化アン
モニウムの混合液でエツチングし、Cr膜は、CF、+
O,の混合ガスを使用したプラズマエツチングでエツチ
ングして、下地金属膜19をパターニングする。この後
、レジスト膜24を除去する。
次に、第6図に示すように、基板!上の全面に液状のレ
ジスト25を平担部の膜厚が4μmになるように塗布し
、さらにこの上に、40〜50μmのフィルムレジスト
26を貼り付け、ホトリソ技術により下地金属膜19の
上に、逆子パー状の開口27を形成する0次に、リフト
オフ蒸着法により、PbとSnを重ねて被着させる。そ
して、レジスト剥離液に超音波を印加し、レジスト26
.25を除去することにより、下地金属膜19上にPb
−8nの蒸着ドツト20Aを形成する。
次に、例えば高温のN2雰囲気中でPb−8nのドツト
20Aを溶融させせて、第1図に示したような半球状の
半田バンプ電極20Bを形成する。
以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
接続孔上にパッドを設け、このパッドにバンプ電極を接
続したことにより、下地金属膜とパッドの接続面積が、
接続孔より例えば25倍以上大きくできるので、バンプ
電極と配線の接続抵抗を0005Ω以下にすることがで
きる。また、バンプ電極と下地電極膜の外径を縮小でき
ることから、バンプ電極の外径も縮小することができ、
バンプ電極同志の間隔を小さくできる。
【図面の簡単な説明】
第1図は、本発明の一実施例のバンプ電極の断面図。 第2図乃至第6図は、創造工程における半導体装置の断
面図である。 図中、10.13.16・・・配線(アルミニウム)、
16P・・・パッド(アルミニウム) 、 9.11.
14.1?・・・絶縁膜、19・・・下地金属膜、20
B・・・バンプ電極(半田)

Claims (1)

  1. 【特許請求の範囲】 1、配線を覆う絶縁膜の前記配線上の部分に接続孔を設
    け、該接続孔を通してバンプ電極を前記配線に接続した
    半導体装置であって、前記配線と同種の金属膜からなり
    、かつ接続孔より大きなパッドを、前記配線に接続する
    ように、接続孔上に設け、該パッドの上にバンプ電極を
    設けたことを特徴とする半導体装置。 2、前記配線およびパッドは、アルミニウム膜からなる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置。 3、前記パッドとバンプ電極の間に、前記絶縁膜との被
    着力がアルミニウム膜より強い下地金属膜を介在させて
    いることを特徴とする特許請求の範囲第1項記載の半導
    体装置。 4、前記パッドと同層のアルミニウム膜で最上層の配線
    を形成していることを特徴とする特許請求の範囲第1項
    記載の半導体装置。
JP62285326A 1987-11-13 1987-11-13 半導体装置 Pending JPH01128545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285326A JPH01128545A (ja) 1987-11-13 1987-11-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285326A JPH01128545A (ja) 1987-11-13 1987-11-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH01128545A true JPH01128545A (ja) 1989-05-22

Family

ID=17690097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285326A Pending JPH01128545A (ja) 1987-11-13 1987-11-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH01128545A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010107255A (ko) * 2000-05-26 2001-12-07 오효근 인스턴트 커피용 포장용기
US6514845B1 (en) * 1998-10-15 2003-02-04 Texas Instruments Incorporated Solder ball contact and method
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
WO2010029659A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514845B1 (en) * 1998-10-15 2003-02-04 Texas Instruments Incorporated Solder ball contact and method
KR20010107255A (ko) * 2000-05-26 2001-12-07 오효근 인스턴트 커피용 포장용기
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
US8350385B2 (en) 2007-07-30 2013-01-08 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
WO2010029659A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPS6149819B2 (ja)
JPH01128545A (ja) 半導体装置
JPH01259546A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JP3466543B2 (ja) ショットキーバリア型半導体装置とその製造方法
JPS6348427B2 (ja)
JPH01155641A (ja) 半導体集積回路装置
JPH09232321A (ja) バンプ電極及びその製造方法
JPH0330986B2 (ja)
JPS639662B2 (ja)
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JPS6381842A (ja) 半導体装置の製造方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS6178140A (ja) 半導体装置の製造方法
JP2750737B2 (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPS63107141A (ja) 半導体装置の製造方法
JPH01198061A (ja) 半導体装置の製造方法
JPH07249627A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPS62237748A (ja) 半導体装置の製造方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPS61251152A (ja) バンプ形成方法
JPH0287526A (ja) 半導体装置の製造方法