JPS6178140A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置及びその饗造方法に係り、特に、
フリップ・チップ方式による半導体装置の製造方法に適
用して有効な技術に関するものである。

〔背景技術〕

フリップ・チップ方式による半導体装置の製造方法は、
例えは保３膜として厚さ３乃至４μｍの石英スパッタ膜
を大規模集積回路（ＬＳＩ）配線上に被着し、その後ｆ
Ｉ！ｔ＝部が形成される部分にホトエツチング法で穴（
スルーホール）あけを行い。

アルミニウム（ＡＱ）接続用配線（パッド）を露出して
いる。

しかしながら、このようなフリップ・チップ方式による
半導体装置の１２造方法では、エツチング時間が約６０
分もかかるため、穴（スルーホール）ダレ幅は、片側で
４乃至２０　ｆｔ　ｍのばらつきが発生し、ｗ細化の適
用が困難であるであることを。

本発明者は発見した。

なお、フリップ・チップ技術については、馬場玄式著、
［最新・電子デバイス事典」昭和５１年３月２０日発行
、Ｐ３６３〜Ｐ３６４に記載されている。

〔発明の目的〕

本発明の目的は、半導体装ｎにおいて、突起電極が微細
化しても突起電極と接続用配線とが電気的に良好に接続
可能とし、かつ半導体装置の信頼性を向上させることが
可能な技術を提供することにある。

本発明の他の目的は、半堺体装ＩＦ？製造方法において
、突起電極の形成時間が短縮でき、かつ半導体装置の信
頼性の向、ヒをはかることができる技術を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明、ＮＩＩＩＩＦの記述及び添付図面によって明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとお番１である。

すなわち、半導体装置において、突起電極の下地金属膜
と電気的に接続される接続用配線を、配線基板又は半導
体チップ保護用絶縁膜の表面と同じ高さの位置に形成す
ることにより、突起電極が微細化しても突起’ｔ＃４ｉ
と接続用配線とが電気的に良好に接続して半導体装置の
信頼性を向上させるようにしたものである。

また、半導体装置製造方法において、接続用配線の上に
接続用配線と異なる金属からなる分離金属膜を形成し、
保護用ｔｆＡＲ膜を形成した後、前記分離金属膜をエツ
チングして保護用絶縁膜に穴（スルーホール）を形成す
ることなく接続用配線を露出することにより、突起ｆＩ
！極の形成時間を短縮でき、かつ半導体装置のｒｉ＠性
の向上をはかることができるようにしたものである。

以下、本発明の構成について、実施例とともに説明する
。

なお、全図において、同一のＰ！能を有するものは同一
の符号を付け、その繰り返しの説明は省略する。

〔実施例〕

第１図及び第２図は１本発明をフリップ・チップ方式に
よるマルチチップ型ＬＳＩに適用した一実施例の構成を
説明するための図であり、第１図は、そのリードを省略
した一部断面図、第２図は、第１図のＯ印で囲んだ部分
の断面拡大図である。

第１図に、おいて、ｌは例えばシリコン等の半導体から
なる配線基板であり、その配線基板ｌの上に配線が設け
られている。その配線の接続部の上には例えば半田バン
プ等の突起電極２を介して複数のＬＳＩチップ３がフェ
ースダウンボンティングされている。

第２図において、４は配線基板１上に設けられた第１配
線であり１例えばアルミニウム（ＡＱ）等を用いる。５
は第１配線４間を絶縁するための第１層間絶縁膜、６は
第１層間絶縁膜５の上に設けられた第２配線であり、第
１層間絶縁膜５に穴（スルーホール）を介して第１配線
に接続されている。第２配［６は２例えばアルミニウム
等を用いる。７は第２層間絶縁膜、８は第２配線６の上
に設けられた接続用配線（パッド）、９は第２層間絶縁
層７の上に設けられた第３配線であり、それぞれ例えば
アルミニウム等を用いる。１０は分離用金属膜であり、
１妾校用配線８の高さを半導体チップ保護用絶縁膜１１
の表面と略同じにして平担化するためのものである。半
導体チップ保護用絶縁膜１１は例えば６英スパツタ技術
により被着した石英膜を用いる。１２は突起電極を形成
するだめの下地金属膜であり１例えばＣｒ／Ｃｒ十Ｃｕ
／Ｃｕ／Ａｕを用いる。２は突起電極であり、例えば半
田バンプを用いる。

次に、本実施例のマルチチップ型ＬＳＩの製造方法につ
いて説明する。

第３図乃至第５図は１本実施例のマルチチップ型ＬＳＩ
の製造方法の各工程における要部断面図である。

本実施例のマルチチップ型ＬＳＩ製造方法は、まず、第
３図に示すように、配線基板ｌの上に第１配線４を形成
する。例えばシリコンウェハー表面にアルミニウムを直
流スパッタ技術により膜厚１μｍを被着し、その後ホト
エツチング技術により所定形状に加工して形成する。

次に、第１層間絶縁Ｗ；４５を配線基板１の上に形成す
る。例えば化学的気相析出（ＣＶＤ）技術によりシリコ
ンウ、エバー表面に酸化シリコン（Ｓｉｏ２）ｇｉを堆
積させ、その後ホトエツチング技術により所定の位置に
穴あけを行い、アルミニウム配線の接続部分を露出させ
る。

次に、第２配線６を第】配線４と同様の手法で加工して
形成する０例えばアルミニウム配縁を形成する。

次に、第４図に示すように、第２配線６の上に第２層間
絶縁膜７を形成する０例えば高周波（Ｒｆ）スパッタ技
術により１石英膜の絶縁層を第２アルミニウム配線の表
面に被着させる。その後にホトエツチング技術により所
定の位置に穴あけして、第２配線６の接続部分を露出さ
せる。

次に、第２配線６の接続部分及び第２層間絶縁膜７の上
に接続用配縁８及び第３アルミニウム配線９をそれぞれ
形成する０例えば直流スパッタ技術によりアルミニウム
膜厚２μｍを被着する。

次に、接続用配線８及び第３配ＩＲ９の上に分離用金属
膜１０を形成する１例えば直流スパッタ技術により、タ
ンタル（Ｔ　ａ　）膜を膜厚０．１〜０゜２μｍ被着す
る。

次に１例えば、ポジ系のホトレジストを２μｍ塗布し、
通常のホトリソ技術を用いてマスク１３を形成する処１
１ｇ！（感光〜現像）を行う、その後。

プラズマエツチング技術により、四フッ化炭素（ＣＦａ
）ガスに４〜８％の酸素（０２）を混合した混合ガスで
分離用金属膜１０をエツチングする。

次に、ｌｎｌ！塩化炭素（ＣｃＱａ）ガスに４〜８％の
酸３３を混合した混合ガスで第３層配線用アルミニウム
膜をエツチングして接続用配縁８及び第３配徐９を形成
する。その後ホトレジスト膜のマスク１３を≠’Ｉ　ｅ
ｒＩｔ剤で除去する。

次に、第５図に示すように、半導体チップ保護用絶縁ｔ
ｌＩＡＩ　Ｌ例えば石英膜を、成板バイアス型の高周波
スパッタ技術により、２〜３μｍ彼着すると１例えば、
接続用配縁８の線幅か第３配線９の線幅により小さく、
その比串が約１０分の１であると、接続用配置線８の上
の石英膜は第３配線９の上の膜厚よりも薄くなり、接続
用配縁８の肩部が露出する。

次に、フッ酸：フッ化アンモニウｔ１：水＝ｌ：２０；
７の容積比で混合されたフン酸・フッ化アンモニウム・
水のエツチング液でソフトエツチングを行い、確実に接
続用配Ｒ８の肩部を露出させる。

次に、フッ酸：硝酸＝１２０の容積比で混合されたフッ
酸・硝酸混合液のエツチング液により。

接続用配、線８の上の分離用金［膜１０であるタンタル
膜１４をエツチングする。これにより分離用金属１０の
上に形成されている絶ａｒｆ４（保護用絶縁膜１１の形
成時に形成された絶縁膜）１５を除去され、接続用配線
８が露出される。

次に、第２図に示すように、配線基板１と半導体チップ
３とを接続するための土山バンプ下地金属膜１２及び突
起亀（＠２を形成し、この突起ＴＬ極２を介して半導体
チン・プ３を配線基板１に電気的に接続してマルチチッ
プ型し３１が完成する。

なお、配線に仮１の保護用絶縁膜１１のスパッタ、例え
ば石英の高周波スパッタ技術におけるバイアス条件によ
っては、保護用絶縁膜１１の穴（スルーホール）あけ用
のホトレジストを用いたマスク形成工程をなくすること
ができ、直接石英スパッタのソフトエツチングするだけ
で、接続用配線を露出さることもできる。

以上の説明かられかるように、この実施例によれば、配
線基板１と半導体チップ３とを接続する際に、配線基板
１の保護用絶縁膜１１に穴（スルーホール）を形成しな
いので、穴形状寸法のダレ幅のバうツキをなくすること
ができ、かつ突起電極２間の寸法を約３０μｍｆＪ度縮
小できる。また。

突起型ｔ＠２の径も約３０μｍ程度小さくすることがで
きるので、突起電極２の高集積化がはかれる。

また、配線基板１の保護用絶縁膜１１のエツチング作業
の短縮時間はバッチ当り約５０〜６０分短縮することが
できる。また、これにより配線の電気的特性の変化を低
減して安定した電気的特性を得ることができる。

また、接続部の接続用配線８を複数個に分割して形成す
ることにより、たとえ一つ接続用配線が接続不良であっ
て全体としては電気的に接続されているので、接続部の
信頼性を向上させることができる。

〔効果〕

以上説明したように、本願で開示した新規な技術によれ
ば１次に述べるような効果を得ることができる。

（１）配線基板と半導体チップとを接続する際に。

配線基板及び半導体チップの保護用絶縁膜に穴（スルー
ホール）を形成しないので、穴形状寸法のダレ幅のバラ
ツキをなくすることができる。

（２）Ａｉｉ記（１）により、突起ｉ！！能間の寸法を
縮小できる。

（３）前記（１）により、突起電極の径を小さくするこ
とができろ。

（４）前記（１）乃至（３）により、半導体装置のｍｔ
ｉの高集積化をはかることができる。

（５）前記（１）により、配線基板又は半導体チップの
保護用絶縁膜のエツチング作業の時間を短縮することが
できる。

（６）接続部の接続用配線を複数個に分割して形成する
ことによＩｌ、たとえ一つ接続用配線が接続不良であっ
て全体としては電気的に接続されているので、接続部の
信頼性を向上させることができ（７）前記（））乃至（
６）により、半導体装置の（ａ頼性の向上及び高集積１
ヒをはかることができる。

以上２本発明を実施例にもとずき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種／／変更可能であるこ
とはいうまでもない。

なお、前記実施例は１本発明をマルチチップ型ＬＳｆの
配線ｔ、Ｇ　＋）ｊの接続用配線の形成技術に適用した
例について説明し、だが、本発明は、半導体チップ側の
１８続用配線の形成技術にも適用できることは勿論であ
る。

図面の簡１１１．な説明 第ｔ　ｔｇ及び第２図は１本発明をフリップ・チップ方
式によるマルチチップリ（“ｌＬＳＩに適用した一実／
ｌｉ！ｉ例の（３成を説明するための図であり。

第１１７１は、そのリードを省略し、た一部所面図５第
２図は、第１（４の０印で囲んだ部分の断面拡大１シ１
、 第３図乃至第５図は２本実施例のマルチチップＬＳＩの
製造方法の各工程における要部断面図である。

図中、ｌ・・・配線基板、２・・突起電極、３・ＬＳｆ
チップ、４・・・第１配線、５・・・ｇＳ１層間絶ａ膜
、６・・・第２配線、７・・・第２層間絶！！［、８・
・・接続用配線、９・・・第３配線、１ｏ・・分離用金
属膜、１１・・保護用絶縁膜、１２・・・下地金属膜、
１３・・・マスク、１４・・・分離除去される分離用金
属膜、１５・・分離除去される絶縁物である。

第　　　１　　図 第　　　２　　図 第　　３　　図 第　　４　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、配線を設けた半導体チップ塔載用基板又は半導体チ
   ップにおける突起電極の下地金属膜と接続用配線とを接
   着させて基板と半導体チップを電気的に接続した半導体
   装置において、前記突起電極の下地金属膜と電気的に接
   続される接続用配線を、配線基板又半導体チップの保護
   用絶縁膜の表面と略同じ高さの位置に形成したことを特
   徴とする半導体装置。 ２、前記接続用配線を複数個に分離したことを特徴とす
   る特許請求の範囲第１項記載の半導体装置。 ３、半導体チップ塔載用基板又は半導体チップ上に第１
   配線を複数形成する工程と、該第１配線の各線間を絶縁
   する第１層間絶縁膜を形成する工程と、該第１層間絶縁
   膜の上に前記第１配線と電気的に接続する第２配線を形
   成する工程と、該第２配線とその一端部が電気的に接続
   し、その他端部が後段工程で形成される保護用絶縁膜の
   表面と略同じ高さとなるように接続用配線を形成する工
   程と、該接続用配線の他端部の上に接続用配線と異なる
   金属からなる分離金属膜を形成する工程と、保護用絶縁
   膜をその表面が前記接続用配線の高さと略同じになよう
   な膜厚に形成する工程と、該工程の後前記分離金属膜を
   エッチングして前記接続用配線を露出させる工程と、該
   露出部に突起電極の下地金属膜を形成する工程を具備し
   たことを特徴とする半導体装置製造方法。 ４、前記分離金属膜をタンタルで形成したことを特徴と
   する特許請求の範囲第３項記載の半導体装置製造方法。