JP2010157703A - 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法 - Google Patents

半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法 Download PDF

Info

Publication number
JP2010157703A
JP2010157703A JP2009271304A JP2009271304A JP2010157703A JP 2010157703 A JP2010157703 A JP 2010157703A JP 2009271304 A JP2009271304 A JP 2009271304A JP 2009271304 A JP2009271304 A JP 2009271304A JP 2010157703 A JP2010157703 A JP 2010157703A
Authority
JP
Japan
Prior art keywords
metal
layer
individual
forming
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009271304A
Other languages
English (en)
Other versions
JP5528072B2 (ja
Inventor
Timothy Harrison Daubenspeck
ティモシー・ハリソン・ドーベンスペック
Jeffrey P Gambino
ジェフリー・ピー・ガンビーノ
Wolfgang Sauter
ウォルフガング・ソーター
Christopher David Muzzy
クリストファー・デイヴィッド・マジー
Timothy Dooling Sullivan
ティモシー・ドゥーリング・サリヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010157703A publication Critical patent/JP2010157703A/ja
Application granted granted Critical
Publication of JP5528072B2 publication Critical patent/JP5528072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05088—Shape of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05098—Material of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ひびや剥離を防ぐ改善されたはんだバンプ接続を用いる構造、および、かかる構造を製造する方法を提供する。
【解決手段】誘電層１０，２０，２２において上部配線層を形成するステップと、上部配線層上に１つ以上の誘電層を堆積するステップと、を含む。更に、１つ以上の誘電層に上部配線層まで延出する複数の個別トレンチを形成するステップを含む。更に、複数の個別トレンチにボール制限金属またはバンプ下地金属を堆積して上部配線レベルに接触する個別金属アイランドを形成するステップを含む。複数の個別金属アイランドに電気的に接続するはんだバンプを形成する。
【選択図】図９

Description

本発明は集積回路に関し、更に具体的には、改善されたはんだバンプ接続を用いる構造、および、かかる構造を製造する方法に関する。
従来、チップを基板に接合するために、高温Ｃ４（Controlled Collapse Chip Connection）バンプが用いられている。最も一般的かつ広く利用されているパッケージは有機積層物である。一般に、Ｃ４バンプ（はんだバンプ）は、優れた特性を有するために有鉛はんだから形成される。例えば、鉛は、チップと基板（すなわち有機積層物）との間の熱係数（ＴＣＥ）の不一致を軽減することが知られている。従って、Ｃ４バンプにより、冷却サイクル中に加わる応力が軽減され、これによってチップまたは基板に剥離または他の損傷が生じることが防止される。
現在、多くの国々において無鉛に対する要件が課されており、製造業者はチップ−基板接合を生成するための新しい方法を実施することが求められている。例えば、有鉛はんだ相互接続の代わりとして、ＳＡＣ合金と組み合わせたすず／銅、すず／銀（高濃度の銀）、およびすず／金から成るはんだ相互接続が用いられている。しかしながら、無鉛に対する要件により、Ｃ４相互接続の欠点に関する懸念が明るみに出ている。例えば、Ｃ４バンプのもとでのチップ金属（chip metallurgy）におけるひび（ＣＳＡＭ検査プロセスにおける外見のために「白いバンプ」と名付けられている）は、デバイスの傷害を招くものである。更に具体的には、白いバンプは、Ｃｕの最後の金属パッドに良好な電気的接続を形成しないＣ４であり、この結果、機能試験において、または現場において、チップに障害が起こる。これは、少なくとも部分的に、高応力ＰｂフリーＣ４（はんだバンプ）を用いたチップ設計によって、Ｃ４／ＡｌＣｕバンプ−Ｃｕワイヤ接着問題が悪化することに起因する場合がある。
一つの例として、はんだ相互接続接合を形成するため、チップ接合リフローの間に、チップおよびその基板は高温（約２５０℃）に加熱される。クールダウンの初期には、応力の増大はほとんど見られない。しかしながら、接合が固体化する（小さい無鉛接合では約１８０℃）につれて、パッケージ上で応力の増大が観察される。特に、パッケージ（積層物、はんだおよびチップ）が冷却し始めると、はんだは固体化し始め（例えば約１８０℃で）、積層物は収縮し始め、チップは実質的に同じサイズのままである。チップと基板との熱膨張の差は、デバイスおよび基板の面外変形（out-of-plane deformation）によって、およびはんだ接合のせん断変形によって吸収される。デバイス上の最大応力は、リフローのクールダウン期間中に発生する。
はんだが強固であり、チップの力を超えると、引張応力によってチップ上の構造が剥離し始める。ＴＣＥがチップ（３．５ｐｐｍ）と積層物（１６ｐｐｍ）との間で不一致であることで高いせん断応力が生じ、界面の障害を引き起こす（すなわちＣ４のもとでのＢＥＯＬ銅と誘電体（例えばＦＳＧ）との間の分離）。この界面障害は、Ｃ４バンプのもとでのチップ金属におけるひびとして具現する。更に、これらの上にある膜におけるバリア完全性が不適切であるために、ＰｂフリーはんだバンプからＢＬＭ／捕捉パッド構造を介して最後の金属の銅層内にＳｎが拡散する傾向がある。これが起こると、最後の金属レベルの銅がＳｎと反応して体積が膨張し、ひびを生じる。
従って、当技術分野において、上述した欠点および制約を克服する必要がある。
本発明の第１の態様において、半導体構造を製造する方法は、誘電層において上部配線層を形成するステップと、上部配線層上に１つ以上の誘電層を堆積するステップと、を含む。この方法は、更に、１つ以上の誘電層に上部配線層まで延出する複数の個別トレンチを形成するステップを含む。更に、この方法は、複数の個別トレンチにボール制限金属またはバンプ下地金属を堆積して上部配線レベルに接触する個別金属アイランドを形成するステップを含む。複数の個別金属アイランドに電気的に接続するはんだバンプを形成する。
本発明の第２の態様において、パッケージを製造する方法は、１つ以上の誘電層に、下にある配線層まで延出する複数の個別トレンチを形成するステップと、下にある配線層に接触するバンプ下地金属またはボール制限金属のアイランドを形成する個別トレンチに金属材料を堆積するステップと、アイランドに電気的に接続する無鉛はんだバンプを堆積するステップと、無鉛はんだバンプに積層構造を接合するステップと、を含む。
本発明の第３の態様において、はんだバンプ構造は、１つ以上の誘電層に形成され、下部誘電層における上部配線層に接触するバンプ下地金属またはボール制限金属の複数の金属アイランドを含む。はんだバンプは、金属アイランドに電気的に接続する。
本発明の例示的な実施形態の限定ではない例として、ここに示す複数の図面を参照して、以下の詳細な説明において本発明を記載する。
本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。 本発明の態様に従った構造および処理ステップを示す。
本発明は集積回路に関し、更に具体的には、改善されたはんだバンプ接続を用いる構造、および、かかる構造を製造する方法に関する。更に特定すれば、本発明は、下にあるＢＥＯＬ（後工程）バイアおよび関連する金属相互接続あるいはパッドまたはその両方あるいはワイヤまたはその両方にひびまたは剥離が生じるのを阻止する構造、ならびにそういった構造を製造する方法を提供する。例えば、実施において、本発明は、Ｃ４応力が配線レベル全体に伝搬することを防ぐ。この伝搬は破局的な配線障害に至る恐れがある。これを防止することは、バンプ下地金属（under bump metallurgy）またはボール制限金属（ball limiting metallurgy）による個別の金属アイランドまたはセグメントを設けることによって達成可能である。これによって、冷却期間中に応力がかかることで配線層全体が剥離してデバイスが動作不能になるのを防ぐ。
本発明は、めっき、スクリーニング、および、例えばＣ４ＮＰ（Controlled Collapse Chip Connection NewProcess）等の物理的配置方法を含む、全てのＣ４プロセスに適用可能である。Ｃ４ＮＰは、インターナショナル・ビジネス・マシーンズ社によって開発され、１００パーセント無鉛、高信頼性、狭ピッチ、低材料コストという利点を、実質的に全ての種類のはんだ組成を用いる柔軟性と組み合わせるフリップ・チップ技術を提供するものである。本発明におけるプロセスおよび構造は、既知のおよび次の世代のために使用可能であり、特にＣ４ＮＰを用いる３００ｍｍウェハ技術に適用可能である。従って、本発明のプロセスは、将来の銅配線世代のための利点を提供する。
具体的には、図１は、誘電材料１０に形成された下部金属層１２を含む開始構造を示す。下部金属層１２は、例えば、窒化タンタルの拡散バリア層によってライニングした銅材料とすることができる。金属層１２は、窒化タンタルでライニングした銅に限定されず、例えば、導電性金属または他の拡散バリア層によってライニングした窒化チタニウムとすることも可能であることは、当業者には認められよう。誘電材料１０は例えばＳｉＯ2とすれば良い。
誘電材料１０に、複数のトレンチ１４が形成されて、例えばワイヤである下の金属層１２まで延在している。トレンチ１４は、分離された個別のセグメントを形成し、これらはひび止めが金属層全体に影響を与えるのを防ぐように設計されている（これは、そうでない場合にはデバイスの障害を招く）。トレンチ１４は、いずれかの従来のリソグラフィおよびエッチング・プロセスを用いて形成可能である。例えば、トレンチ１４の形成は、露光したマスキング層を用いて開口を形成し、続いてエッチング（例えば反応性イオン・エッチング（ＲＩＥ））技法によって誘電材料１０にトレンチ１４を形成する従来のフォトリソグラフィを用いて処理することができる。これは、トレンチが２つの異なる断面形状を有する２ステップ・エッチング・プロセスとすることができる。これらは従来のプロセスであるので、当業者には、本発明を実施するために更に詳細な説明は必要ない。
トレンチ１４は、横に１ミクロンから１０ミクロンの範囲とすることができ、いくつかの異なる形状およびサイズとすることができる（例えばもっと小さい開口およびもっと大きい開口とする）。トレンチ１４は、いくつかのサイズの開口を囲む放射状または弧状のオフセット・セグメントを含むことができる。実施形態において、トレンチ１４は、格子パターン、市松模様パターン、セグメント化された線、重複する線、オフセット線、垂直線、弧状セグメント、または本明細書において論じたいずれかの組み合わせ等、１つ以上の開口または形状のパターンを含むことができる。
代替的な実施形態（図４）においては、複数のトレンチ１４を単一のトレンチとして従来の配線層を形成することができる。以下で論じるトレンチ１４は、拡散バリア層によってライニングし、銅または他の導電材料を充填して、上部配線レベルを形成することができる。この実施においては、プロセスは図４のものにより継続する。
図２は、トレンチ１４に堆積された、例えば拡散バリア層のような金属ライナ１６を示す。金属ライナ１６は、例えば窒化タンタル材料とすれば良い。金属ライナ１６は、例えば物理気相堆積（ＰＶＤ）等の従来の堆積方法を用いて堆積するが、本発明と共に、例えば化学気相堆積（ＣＶＤ）のような他の堆積技法も使用可能である。化学機械研磨（ＣＭＰ）を実行して、図２の構造の表面を平坦にすることができる。
図３において、トレンチ１４に金属材料１８が堆積されている。金属材料１８を用いて上部配線レベルを形成することができる。更に具体的には、金属材料１８は、誘電層１０のトレンチに形成されたＢＥＯＬ配線構造とすれば良い。銅配線１８をセグメント化して（トレンチの構成のため）、個別のアイランドを形成することで、この構造にかかる応力が外側のアイランドのみを剥離し、金属層全体には影響を与えないようにする。これによって、構造に応力がかかった場合にデバイスの障害が生じるのを防ぐ。また、化学機械研磨（ＣＭＰ）を実行して、図４の構造の表面を平坦にすることができる。
図４に示す代替的な実施形態においては、複数のトレンチ１４を単一のトレンチとして従来の配線層を形成することができる。トレンチ１４は、拡散バリア層によってライニングし、銅または他の導電材料を充填して、上部配線レベルを形成することができる。この実施においては、プロセスは図４のものにより継続する。
図５において、図３または図４の構造の平坦にした表面上に誘電層２０、２２が堆積されている。いずれの状況でも、誘電層２０は、例えばＳｉＮとすることができる。あるいは、誘電層２０は、ＳｉＮ、ＳｉＯ2、およびＳｉＮの多層構造とすれば良い。誘電層２２は、誘電層２０の上に堆積した感光性ポリイミドまたは他の種類の絶縁材料とすることができる。誘電層２０、２２は、例えばＣＶＤ等の従来の堆積技法を用いて堆積することができる。実施形態において、誘電層２０、２２は高さ約５から１０ミクロンの厚さの範囲とすることができるが、本発明では他の寸法も考えられる。感光性ポリイミドの場合、誘電層２２は厚さ約５ミクロンとすることができる。
図６を参照すると、複数の個別バイア３４を形成するために、誘電層２０、２２にパターニング・ステップが行われている。複数の個別バイア３４は、その形状に応じて、幅または直径を約１ミクロンとすることができるが、この寸法は本発明の限定的な特徴とは見なされない。実施形態において、複数のバイア３４は、横に１ミクロンから１０ミクロンの範囲とすることができ、いくつかの異なる形状およびサイズとすることができる（例えばもっと小さい開口およびもっと大きい開口とする）。複数のバイア３４は、例えば、いくつかのサイズの開口を囲む放射状または弧状のオフセット・セグメントとすることができる。実施形態において、複数のバイア３４は、格子パターン、市松模様パターン、セグメント化された線、重複する線、オフセット線、垂直線、弧状セグメント、または本明細書において論じたいずれかの組み合わせ等、１つ以上の開口または形状のパターンとすることができる。
実施形態において、複数の個別バイア３４はひびの形成を阻止する。これについては以下で更に述べる。個別バイア３４は、例えば露光および現像等のいずれかの従来の方法で形成することができ、ＰＳＰＩ層について、従来のエッチング・プロセス（例えばＲＩＥ）は必要ない。あるいは、従来のリソグラフィおよびエッチング・プロセスを用いてバイア３４を形成することも可能である。バイア３４は、金属材料１８と位置合わせされ、金属材料１８まで延出する。
図７に示すように、金属材料１８に接して、バイア３４に金属材料３６が堆積されている。金属材料３６は、例えばＴａＮまたはＴｉＷとすれば良い。個別バイアの金属によって生じる個別アイランドが、ボール制限金属（ＢＬＭ）またはバンプ下地金属（ＵＬＭ）の一部を形成する。バイア３４において、金属材料３６は、例えば厚さ約０．５５ミクロン（またはバイア３４の直径の１／２よりもわずかに大きい）とすることができる。これによって、金属材料３６は層２２よりも上まで延出する。金属材料３６の上に、例えばＡｌまたは銅から成る導電パッド等の別の金属層３８を堆積する。実施形態において、金属層３８は任意の層である。金属層３８の上にＣｒＣｕまたはＣｕ層４０を堆積して、捕捉パッドを形成することができる。金属層３６、３８、４０は、例えばＣＶＤ等の従来の堆積技法を用いて堆積することができる。
図８において、金属層４０の上にはんだバンプを堆積する。更に具体的には、金属層４０の上に、例えば、ＳＡＣ合金と組み合わせたすず／銅、すず／銀、およびすず／金等の無鉛はんだバンプ２８を堆積する。
図９は、全体的に参照番号５０で示されたパッケージ・チップを示す。パッケージ・チップ５０は、積層物３２のボンディング・パッド３０に接続されたはんだバンプ２８を示す。積層物３２は有機またはセラミック積層物とすることができる。また、図９は、ＢＬＭセグメント（捕捉パッド３０）におけるひび開始および終端を図示する。
ここで、本発明が、配線層全体の剥離を防止するように設計された追加のセグメント化パターンを加えることは、当業者には理解されよう。この追加のセグメント化パターンによって、配線層の周辺部において応力を遮断させ、これが、あらゆるひびの伝搬の終端点として機能する。すなわち、ＴａＮ／ＴｉＷ層３６ａの外側の周辺部セグメントまたはアイランド（図１から図３に示した実施形態を組み合わせて用いる場合は、セグメント１８ａに加えて）が、応力を遮断させ、これがひびの伝搬の終端点として機能する。このように、生じたひびはいずれも単一の相互接続において停止し、従って、ＢＬＭにおける金属管（ＩＭＣ）化合物とはんだ材料との間の界面全体に沿って伝搬することはない。この構造は、特に無鉛Ｃ４のための、いずれかのチップ積層または「３Ｄ」用途を含む、Ｃ４はんだバンプを用いて接合されるあらゆる２つの部品に適用可能である。
上述したような方法は、集積回路チップの製造において用いられる。結果として得られる集積回路チップは、ベア・ダイ（bare die）として、またはパッケージ形態で、未加工のウェハ形態で（すなわち多数の未パッケージ・チップを有する単一ウェハとして）、製造者によって配布することができる。後者の場合、チップは、単一チップ・パッケージ（プラスチック・キャリア等、マザーボードまたは他の高レベル・キャリアに取り付けたリードを用いる）、または多チップ・パッケージ（表面相互接続または埋め込み相互接続のいずれかまたは双方を用いるセラミック・キャリア等）に搭載される。いずれの場合でも、チップを、次いで、（ａ）マザーボード等の中間製品または（ｂ）最終製品のいずれかの部分として、他のチップ、個別回路要素、または他の信号処理デバイスあるいはそれら全てと集積する。最終製品は、集積回路チップを含むいずれかの製品とすることができる。
本明細書において用いた用語は、特定の実施形態を説明するためだけのものであり、本発明を限定することは意図していない。本明細書において用いる場合、文脈によって明らかに他の場合が示されない限り、単数形の「ａ」、「ａｎ」、および「ｔｈｅ」は、複数の形態も含むように意図される。更に、本明細書において用いられる場合、「〜を含む」または「〜を含んでいる」あるいはその両方の言葉は、規定された特徴、整数、ステップ、動作、要素、または構成要素あるいはそれら全ての存在を明示するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、またはそのグループあるいはそれら全ての存在または追加を除外しないことは理解されよう。
特許請求の範囲において、全てのミーンズ・オア・ステップ・プラス・ファンクション（means or step plus function）要素の対応する構造、材料、行為、および均等物がある場合、具体的に特許請求された他の請求された要素と組み合わせて機能を実行するためのいずれかの構造、材料、または行為を含むことが意図される。本発明の記載は、例示および説明のために提示されているが、網羅的であることも、開示する形態の本発明に限定することも意図していない。本発明の範囲および精神から逸脱することなく、当業者には多くの変更および変形が明らかであろう。実施形態は、本発明の原理および実際の適用を最良に説明するため、更に、想定される特定の使用に適した様々な変更と共に様々な実施形態について当業者が本発明を理解することができるように、選択し記載したものである。
１０ 誘電材料
１２ 下部金属層
１４ トレンチ
１６ 金属ライナ
１８、３６ 金属材料
２０、２２ 誘電層
２８ はんだバンプ
３２ 積層物
３４ 個別バイア
３６、３８、４０ 金属層
５０ パッケージ・チップ

Claims (20)

  1. 半導体構造を製造する方法であって、
    誘電レベルにおいて上部配線層を形成するステップと、
    前記上部配線層上に１つ以上の誘電層を堆積するステップと、
    前記１つ以上の誘電層に前記上部配線層まで延出する複数の個別バイアを形成するステップと、
    前記複数の個別バイアにボール制限金属またはバンプ下地金属を堆積して前記上部配線レベルに接触する個別金属アイランドを形成するステップと、
    前記複数の個別金属アイランドに電気的に接続するはんだバンプを形成するステップと、
    を含む、前記方法。
  2. 前記はんだバンプと前記複数の個別金属アイランドとの間に金属層を形成するステップを更に含む、請求項１に記載の方法。
  3. 前記金属層が捕捉パッドおよび導電パッドを含む、請求項２に記載の方法。
  4. 前記捕捉パッドが、前記導電パッドの上に堆積され、上部金層と下部バリア層との間に挟まれたニッケル材料を含む、請求項３に記載の方法。
  5. 前記バンプ金属またはボール制限金属が、耐熱金属ベース層、導電金属中間層、および拡散バリア上部層を含む、請求項１に記載の方法。
  6. 前記はんだバンプが無鉛はんだバンプである、請求項１に記載の方法。
  7. 前記複数の個別バイアを形成する前記ステップが、前記１つ以上の誘電層に様々なサイズおよび形状の開口をエッチングすることを含む、請求項１に記載の方法。
  8. 前記１つ以上の誘電層が２つの誘電層である、請求項１に記載の方法。
  9. 前記誘電層に複数の個別トレンチを形成すること、および、前記個別トレンチに上部配線レベル材料を堆積して個別上部配線層アイランドを形成することを更に含む、請求項１に記載の方法。
  10. 前記個別金属アイランドが前記個別上部配線層アイランドに接触する、請求項９に記載の方法。
  11. パッケージを製造する方法であって、
    １つ以上の誘電層に、下にある金属層まで延出する複数の個別バイアを形成するステップと、
    前記下にある金属層に接触するバンプ下地金属またはボール制限金属のアイランドを形成する前記個別バイアに金属材料を堆積するステップと、
    前記アイランドに電気的に接続する無鉛はんだバンプを堆積するステップと、
    前記無鉛はんだバンプに積層構造を接合するステップと、
    を含む、前記方法。
  12. 前記はんだバンプと前記アイランドとの間に捕捉パッドおよび導電パッドを形成するステップを更に含む、請求項１１に記載の方法。
  13. 前記複数の個別バイアを形成する前記ステップが、前記１つ以上の誘電層に様々なサイズおよび形状の開口を形成することを含む、請求項１１に記載の方法。
  14. 下部誘電層に複数の個別トレンチを形成することと、
    前記複数の個別トレンチに、前記アイランドおよび下にある金属線に接触する導電材料を充填することと、
    を更に含む、請求項１１に記載の方法。
  15. １つ以上の誘電層に形成され、下部誘電層における上部配線層に接触するバンプ下地金属またはボール制限金属の複数の金属アイランドと、
    前記金属アイランドに電気的に接続するはんだバンプと、
    を含む、はんだバンプ構造。
  16. 前記はんだバンプに接合された積層物を更に含み、前記はんだバンプが無鉛はんだバンプである、請求項１５に記載の構造。
  17. 前記金属アイランドがＴａＮまたはＴｉＷである、請求項１５に記載の構造。
  18. 前記下部誘電層に形成された導電材料が充填され、前記金属アイランドと位置合わせされ電気的に接触する複数の個別トレンチを更に含む、請求項１５に記載の構造。
  19. 前記導電材料が拡散バリア層および銅である、請求項１７に記載の構造。
  20. 前記金属アイランドが様々なサイズおよび形状である、請求項１５に記載の構造。
JP2009271304A 2008-12-29 2009-11-30 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法 Expired - Fee Related JP5528072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/344,774 US7985671B2 (en) 2008-12-29 2008-12-29 Structures and methods for improving solder bump connections in semiconductor devices
US12/344774 2008-12-29

Publications (2)

Publication Number Publication Date
JP2010157703A true JP2010157703A (ja) 2010-07-15
JP5528072B2 JP5528072B2 (ja) 2014-06-25

Family

ID=42283894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271304A Expired - Fee Related JP5528072B2 (ja) 2008-12-29 2009-11-30 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法

Country Status (4)

Country Link
US (1) US7985671B2 (ja)
JP (1) JP5528072B2 (ja)
KR (1) KR101120769B1 (ja)
CN (1) CN101770962B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP5378380B2 (ja) * 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
CN101984442A (zh) * 2010-10-29 2011-03-09 北京工业大学 电子封装无铅焊点的疲劳寿命预测方法
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8796133B2 (en) 2012-07-20 2014-08-05 International Business Machines Corporation Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections
US9331019B2 (en) 2012-11-29 2016-05-03 Infineon Technologies Ag Device comprising a ductile layer and method of making the same
US9190318B2 (en) 2013-10-22 2015-11-17 Globalfoundries Inc. Method of forming an integrated crackstop
KR102212559B1 (ko) 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
TWI579937B (zh) * 2015-06-02 2017-04-21 矽品精密工業股份有限公司 基板結構及其製法暨導電結構
KR102500170B1 (ko) 2018-01-03 2023-02-16 삼성전자주식회사 금속 범프를 갖는 반도체 소자 및 그 제조방법
CN111524465B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法
CN111564107B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法
CN111524466B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178140A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426557B1 (en) 2000-02-25 2002-07-30 International Business Machines Corporation Self-aligned last-metal C4 interconnection layer for Cu technologies
US7034402B1 (en) 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US7049171B2 (en) 2004-06-23 2006-05-23 Delphi Technologies, Inc. Electrical package employing segmented connector and solder joint
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
GB2438788B (en) * 2005-02-24 2009-03-11 Agere Systems Inc Structure and method for fabricating flip chip devices
CN101194361A (zh) * 2005-06-15 2008-06-04 Nxp股份有限公司 层序列及制造层序列的方法
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178140A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101120769B1 (ko) 2012-03-22
US20100164104A1 (en) 2010-07-01
KR20100080328A (ko) 2010-07-08
JP5528072B2 (ja) 2014-06-25
CN101770962B (zh) 2012-03-28
CN101770962A (zh) 2010-07-07
US7985671B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
JP5528072B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法
US9087754B2 (en) Structures and methods for improving solder bump connections in semiconductor devices
US10734347B2 (en) Dummy flip chip bumps for reducing stress
US10510635B2 (en) Integrated circuit packages and methods for forming the same
JP3771905B2 (ja) 入出力サイトのための共通ボール制限金属
KR101543502B1 (ko) 반도체 패키지 및 그 제조 방법
CN102456653B (zh) 凸点下金属化层(ubm)结构及其形成方法
TWI502667B (zh) 半導體元件的接合結構及半導體元件的製造方法
US8753971B2 (en) Dummy metal design for packaging structures
TWI517273B (zh) 具有支撐終端墊的半導體晶片
US8729700B2 (en) Multi-direction design for bump pad structures
US9373596B2 (en) Passivated copper chip pads
US20110291267A1 (en) Semiconductor wafer structure and multi-chip stack structure
TWI421994B (zh) 用於半導體基板的導體柱結構以及製造方法
JP5705130B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
US8394713B2 (en) Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
TW200901336A (en) Undercut-free BLM process for Pb-free and Pb-reduced C4
US20130241058A1 (en) Wire Bonding Structures for Integrated Circuits
CN101894814A (zh) 焊料凸块ubm结构
CN102668047B (zh) 半导体装置
KR20110128897A (ko) 하부에 감소된 지름을 갖는 금속 필러들을 포함하는 반도체 디바이스의 금속화 시스템
TWI479617B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5528072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees