JPS6381842A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6381842A JPS6381842A JP22674086A JP22674086A JPS6381842A JP S6381842 A JPS6381842 A JP S6381842A JP 22674086 A JP22674086 A JP 22674086A JP 22674086 A JP22674086 A JP 22674086A JP S6381842 A JPS6381842 A JP S6381842A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- metal
- capacitor
- side electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 22
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（Ｍ業上の利用分野）
不発明は、半導体基板を第１の電極とし第１層目配線を
第２の電極とし前記第１．第２の電極間に薄い絶縁族を
有する構造のコンデンサをそなえた多層構造の半導体装
置の製造方法に関する。
第２の電極とし前記第１．第２の電極間に薄い絶縁族を
有する構造のコンデンサをそなえた多層構造の半導体装
置の製造方法に関する。
（従来の技術）
大′８量のコンデンサは、コンデンサー極間の絶縁膜を
薄膜化することで達成される。従来技術においては１層
目の配線を写真蝕刻技術にて形成する時点でコンデンサ
（ＭＯＳ型）のシリコン基板側（第１の電極）及び配線
メタル側電極（第２の電極）を分離していた。
薄膜化することで達成される。従来技術においては１層
目の配線を写真蝕刻技術にて形成する時点でコンデンサ
（ＭＯＳ型）のシリコン基板側（第１の電極）及び配線
メタル側電極（第２の電極）を分離していた。
（発明が解決しようとする問題点）
このような従来技術で形成されるコンデンサは、その後
の工程特に多層（配線）構造を形成するときに問題を有
する。即ち多層構造を形成するとき、上層の配線メタル
を蒸着する前に下層の配線メタルとの電気的導通を良好
にする目的でプラズマエツチングを施こす、配線の層間
膜としては、パッジベージ＝ｌ／効果、絶縁性の点で蓋
化膜が一般に使用されているが、前記プラズマエツチン
グ時に鼠化膜がチャージアップ（帝′シ）し、窒化膜下
の配線に高電圧が印加された形となってコンデンサの絶
縁膜が破壊されるという問題がめった。
の工程特に多層（配線）構造を形成するときに問題を有
する。即ち多層構造を形成するとき、上層の配線メタル
を蒸着する前に下層の配線メタルとの電気的導通を良好
にする目的でプラズマエツチングを施こす、配線の層間
膜としては、パッジベージ＝ｌ／効果、絶縁性の点で蓋
化膜が一般に使用されているが、前記プラズマエツチン
グ時に鼠化膜がチャージアップ（帝′シ）し、窒化膜下
の配線に高電圧が印加された形となってコンデンサの絶
縁膜が破壊されるという問題がめった。
この現象は、コンデンサの絶縁膜が薄膜化された大容量
コンデンサで顕著である。
コンデンサで顕著である。
本発明の目的は、従来の製造工程を大幅に変更すること
なく、多層配線形成時におけるコンデンサの破壊を防止
することにるる。
なく、多層配線形成時におけるコンデンサの破壊を防止
することにるる。
［発明の購成］
（問題点を解決するだめの手段と作用）本発明は、最上
層配縁の形成が完了するまで、ＭＯ８構造コンデンサの
シリコン側電極とメタル側電極を接続しておくことで、
多層配線形成時の層間絶縁膜のチャージアップによるコ
ンデンサ絶縁膜破壊を完全に防止し、最上層配縁形成後
、ＭＯ８構造コンデンサのシリコン側′＠極とメタル側
ｇＬ極を分離し、コンデンサとすることを特徴とする。
層配縁の形成が完了するまで、ＭＯ８構造コンデンサの
シリコン側電極とメタル側電極を接続しておくことで、
多層配線形成時の層間絶縁膜のチャージアップによるコ
ンデンサ絶縁膜破壊を完全に防止し、最上層配縁形成後
、ＭＯ８構造コンデンサのシリコン側′＠極とメタル側
ｇＬ極を分離し、コンデンサとすることを特徴とする。
（実施例）
以下第１図ないし第６図を参照して不発明の一実施例を
説明する。同実施例はバイポーラ集積回路の２Ｉ−構造
に対し実施した場合の例でるる。
説明する。同実施例はバイポーラ集積回路の２Ｉ−構造
に対し実施した場合の例でるる。
まず第１図の如くＰ型のシリコン基板ｌに計１込み層２
を形成後、Ｎ型のエピタキシャル層３を成長させる０次
に酸化膜を例えば５０００Ｘ成長させ、島分離のための
写真蝕刻法を実施し、更に島分離用拡散４を行なう。仄
に前記酸化膜を全面剥離後、新に５０００ＸＯ戚化換５
を成長させ、写真蝕刻技術によりコンデンサ形成部を開
口し、更にシリコン側電極部としてＮ拡散６を行なう０
次にコンデンサの絶縁膜として例えは５ＩＯ２換７を。
を形成後、Ｎ型のエピタキシャル層３を成長させる０次
に酸化膜を例えば５０００Ｘ成長させ、島分離のための
写真蝕刻法を実施し、更に島分離用拡散４を行なう。仄
に前記酸化膜を全面剥離後、新に５０００ＸＯ戚化換５
を成長させ、写真蝕刻技術によりコンデンサ形成部を開
口し、更にシリコン側電極部としてＮ拡散６を行なう０
次にコンデンサの絶縁膜として例えは５ＩＯ２換７を。
例えば５００Ｘ前記Ｎ拡散部６に成長石せ、コンタクト
孔を開孔する。
孔を開孔する。
次に第２図の如く第１層目の配線メタル８を蒸着し、写
真蝕刻法によシ配蔵を形成する。この時コンデンサのシ
リコン制電＠６とメタル側電極８は分離しない。
真蝕刻法によシ配蔵を形成する。この時コンデンサのシ
リコン制電＠６とメタル側電極８は分離しない。
次に第３図の如く眉間絶縁膜として臘化膜９を形成し、
これに１層目配線との導通孔１０が写真蝕刻法で形成さ
れる。この時コンデンサのシリコン側［極とメタル側を
極との分離部１）も−緒に開孔する。
これに１層目配線との導通孔１０が写真蝕刻法で形成さ
れる。この時コンデンサのシリコン側［極とメタル側を
極との分離部１）も−緒に開孔する。
次に１層目配線と２層目配線の電気的導通を良好にする
目的で、孔１０から露出した１層目配線の表面をグラズ
マエッチングする。この時層間絶縁膜の窒化膜９は、第
４凶に示てれる如く正にチャージアップされるが、コン
デンサの電極６．８間が接続されてお夛、コンデンサ絶
縁膜７には何ら電界は加わらず、破壊は免かれる。
目的で、孔１０から露出した１層目配線の表面をグラズ
マエッチングする。この時層間絶縁膜の窒化膜９は、第
４凶に示てれる如く正にチャージアップされるが、コン
デンサの電極６．８間が接続されてお夛、コンデンサ絶
縁膜７には何ら電界は加わらず、破壊は免かれる。
次に第５図の如く２層目配線メタル１２を蒸着し、レジ
スト１３で２層目配線メタル１２の形成のための写真蝕
刻を行なう、ここでまず２層目配線メタルがエツチング
てれる。この時コンデンサの′電極分離孔部１ノ内の２
層目メタルも同時にエツチングされる。
スト１３で２層目配線メタル１２の形成のための写真蝕
刻を行なう、ここでまず２層目配線メタルがエツチング
てれる。この時コンデンサの′電極分離孔部１ノ内の２
層目メタルも同時にエツチングされる。
矢に第６図の如く、露出したコンデンサ′電極９１羨孔
部１１のＩ Ｊｄ目メタルをエツチングすることにより
、コンデンサが完成するものでめる。
部１１のＩ Ｊｄ目メタルをエツチングすることにより
、コンデンサが完成するものでめる。
なお本発明は上記実施例に限られることなく種種の応用
が可能でめる。例えば上記実施例では２層構造の場合を
説明したが、３層構造の場合は第１の電極（半導体基板
）と１層目配線を導通しておき、かつ１層目配線と２１
−目配線を導通しておき、最上層の配線を形成後、前記
各導通を分離してもよい。
が可能でめる。例えば上記実施例では２層構造の場合を
説明したが、３層構造の場合は第１の電極（半導体基板
）と１層目配線を導通しておき、かつ１層目配線と２１
−目配線を導通しておき、最上層の配線を形成後、前記
各導通を分離してもよい。
［発明の効果コ
以上説明した如く本発明によれば、層間絶縁膜形成の際
、コンデンサのシリコン基板側電極とメタル側電極全接
続することで、後工程でのいかなる電界の印加に際して
もコンデンサ絶縁膜には電界が加わることがなく、絶縁
膜破壊を防止できる。また従来の工程に比較して、最下
層の配線メタルのエツチングを行なうだけでめシ、写真
蝕刻工程等の増加とすることなく達成できるものである
。
、コンデンサのシリコン基板側電極とメタル側電極全接
続することで、後工程でのいかなる電界の印加に際して
もコンデンサ絶縁膜には電界が加わることがなく、絶縁
膜破壊を防止できる。また従来の工程に比較して、最下
層の配線メタルのエツチングを行なうだけでめシ、写真
蝕刻工程等の増加とすることなく達成できるものである
。
第１図ないし第６図は本発明の一実施例の工程説明図で
るる。 ６・・・コンデンサのシリコン側ＩＩＩＬ極、７・・・
コンデンサ絶縁膜、８・・・メタル側電極、９・・・ｊ
−間絶縁膜（窒化膜）、１１・・・分離部、１２・・・
２層目配線。 出願人代理人 弁理士 鈴 江 武 彦（ｎ 膿 （ｒ）Ｌｎ Ｃ鵠 ■ υＪ ｕＪ
るる。 ６・・・コンデンサのシリコン側ＩＩＩＬ極、７・・・
コンデンサ絶縁膜、８・・・メタル側電極、９・・・ｊ
−間絶縁膜（窒化膜）、１１・・・分離部、１２・・・
２層目配線。 出願人代理人 弁理士 鈴 江 武 彦（ｎ 膿 （ｒ）Ｌｎ Ｃ鵠 ■ υＪ ｕＪ
Claims (1)
- 半導体基板を第１の電極とし第１層目配線を第２の電極
とし前記第１、第２の電極間に薄い絶縁膜を有する構造
のコンデンサをそなえた多層構造の半導体装置の製造方
法において、最上層の配線を形成後、前記第１の電極と
第２の電極の導通を分離することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22674086A JPS6381842A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22674086A JPS6381842A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381842A true JPS6381842A (ja) | 1988-04-12 |
Family
ID=16849860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22674086A Pending JPS6381842A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122561A (ja) * | 1988-10-31 | 1990-05-10 | Mitsubishi Electric Corp | キャパシタの製造方法 |
| JPH02296361A (ja) * | 1989-05-11 | 1990-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2007189094A (ja) * | 2006-01-13 | 2007-07-26 | Fuji Electric Systems Co Ltd | Ｍｉｓ型コンデンサ及びｍｉｓ型コンデンサの製造方法 |
-
1986
- 1986-09-25 JP JP22674086A patent/JPS6381842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122561A (ja) * | 1988-10-31 | 1990-05-10 | Mitsubishi Electric Corp | キャパシタの製造方法 |
| JPH02296361A (ja) * | 1989-05-11 | 1990-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2007189094A (ja) * | 2006-01-13 | 2007-07-26 | Fuji Electric Systems Co Ltd | Ｍｉｓ型コンデンサ及びｍｉｓ型コンデンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020020720A (ko) | 캐패시터 | |
| TWI804884B (zh) | 半導體裝置及其形成方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| TW465083B (en) | Semiconductor device and method of manufacturing the same | |
| JPS6381842A (ja) | 半導体装置の製造方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JPH01128545A (ja) | 半導体装置 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| RU2024108C1 (ru) | Способ изготовления микросхем с диэлектрической изоляцией | |
| JPH0587137B2 (ja) | ||
| JPH10326863A (ja) | 半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH04291944A (ja) | 半導体装置 | |
| JPH0319268A (ja) | 半導体装置の製造方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS62285445A (ja) | 半導体装置及びその製造方法 | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS63296355A (ja) | 半導体装置 | |
| JPS6144446A (ja) | 半導体装置の製造方法 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPH03142925A (ja) | 半導体装置の製造方法 |