JP2007189094A - Mis型コンデンサ及びmis型コンデンサの製造方法 - Google Patents
Mis型コンデンサ及びmis型コンデンサの製造方法 Download PDFInfo
- Publication number
- JP2007189094A JP2007189094A JP2006006429A JP2006006429A JP2007189094A JP 2007189094 A JP2007189094 A JP 2007189094A JP 2006006429 A JP2006006429 A JP 2006006429A JP 2006006429 A JP2006006429 A JP 2006006429A JP 2007189094 A JP2007189094 A JP 2007189094A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- short
- mis
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】P型シリコン基板11の上に、上部電極配線15による金属と、誘電体膜13による絶縁体と、N+型領域12による半導体との3層のMIS構造部18を有するMIS型コンデンサ30において、熱酸化膜14の上に上下電極15,17を導電状態に接続するショート回路配線31を設ける。この上面に絶縁膜を形成する際のプラズマ照射によって上部電極配線15に電荷がチャージアップし、誘電体膜13の直下に電荷が蓄積されても、この蓄積電荷が、N+型領域12を通って下部電極配線17からショート回路配線31を介して上部電極配線15へ流れ、上下電極15,17間の電位差が略ゼロとなるようにする。
【選択図】 図1
Description
このような構造において、破線枠で囲む部分が上部電極配線15による金属と、誘電体膜13による絶縁体と、N+型領域12による半導体との3層構造のMIS構造部18となっている。
(a)に示すように、コンデンサ電極形成工程において、上記のMIS型コンデンサ10を形成する。
(b)に示すように、プラズマCVD(Chemical Vapor Deposition)法による第1のTEOS(Tetra Ethyl Ortho Silicate)層間膜形成工程において、(a)で形成されたMIS型コンデンサ10の上全面に第1のTEOS層間膜21を形成する。
(d)に示すように、第2の配線生成膜工程において、ビア22が形成された第1のTEOS層間膜21の上に配線生成膜23を形成する。この配線生成膜23はビア22の中にも導入される。
(f)に示すように、第2のTEOS層間膜形成工程において、第2の配線23aを覆う全面に第2のTEOS層間膜24を形成し、MIS型コンデンサを製造する。
この種の従来のMIS型コンデンサとして、例えば特許文献1及び2に記載のものがある。
1つ目は、チャージアップを発生させない方法であり、この具体的な手段として、チャージアップと相関関係にあるプラズマ密度を制御するための設備機構の改善や、製造条件の最適化が挙げられる。
2つ目は、チャージアップに耐えうる誘電体膜を形成する方法であり、この具体的な手段として、誘電体材料の変更や誘電体膜の厚膜化が挙げられる。一般的にMIS型コンデンサに用いられる誘電体材料には、シリコン酸化膜や窒化膜、金属酸化膜等がある。コンデンサの容量と絶縁耐圧の仕様により、材料や膜厚を変更する対策方法である。
また、2つ目の誘電体材料や厚さを変更する方法を検討する場合についても、仕様に見合った材料を適用するためには、製造設備や製造条件の変更や、絶縁破壊に耐えうる膜厚を実験により検証する必要があり、これらについても膨大な費用と対策期間が必要となる。
この方法によれば、短絡配線を形成する際に、フォトマスクの若干の変更で済み、従来と同じ製造工程で実現することができるので、コストも殆どアップせず、効率良く形成することができる。
この方法によれば、短絡配線の形成後、第1及び第2の電極が絶縁状態となるように短絡配線を分断する場合も、従来と同製造工程において、フォトマスクの若干の変更で済むので、コストも殆どアップせず、効率良く分断することができる。
この方法によれば、開口部に配線層が充填されることによって、この部分の配線層が、絶縁層の上に形成された配線層の2倍以上の厚さになっているので、マージンを含め、エッチング時間を従来の2.5倍程度設ける必要が生じ、通常通りエッチングした場合、配線層の必要部分を損傷することもあるが、ドライエッチング又はエッチャンウェットエッチングを用いれば、配線層の必要部分を損傷することなく適正に短絡配線を除去して分断することが可能となる。
この方法によれば、従来と同様に製造工程を変えずに、効率的且つローコストで短絡配線の分断が可能となる。
この方法によれば、従来と同様に製造工程を変えずに、効率的且つローコストで短絡配線の分断が可能となる。
図1は、本発明の実施の形態に係るMIS型コンデンサの構造を示し、(a)は平面図、(b)は(a)に示すA1−A2断面図である。
このショート回路配線31は、下部電極配線17の一端とこの一端に近い上部電極配線15の端とを接続するコ字形状を成し、このコ字形状の一辺がP型シリコン基板(半導体基板)11の一辺の近傍に配置される状態で形成されている。
(a)に示すように、コンデンサ電極形成工程において、ショート回路配線31を形成する。このショート回路配線31を形成する際の配線パターンは、上部電極配線15及び下部電極配線17のパターンを転写するためのフォトマスクのレイアウトを、ショート回路配線31のパターンも転写できるように変更して行う。これによって、従来と同じコンデンサ電極形成工程にて配線パターンを実現することができ、製造工程数も従来と同じ数で実現することができる。
このTEOS層間膜形成工程において従来は、前述したようにTEOS成膜初期のプラズマ照射によって上部電極配線15に電荷がチャージアップし、これによって誘電体膜13の直下に極性の異なる電荷が蓄積され、上下電極15,17間に生じた電位差によって誘電体膜13が絶縁破壊していた。
次に、(c)に示すように、層間ビア形成工程において、第1のTEOS層間膜21にビア22を形成する。この際、第1のTEOS層間膜21にショート回路配線31を除去するための開口部33を形成する。このショート回路配線31の除去は、全てを除去してもよいが、ショート回路配線31が分断状態となって上下電極15,17が絶縁状態となるように行えばよい。
次に、(e)に示すように、第2の配線形成工程において、配線生成膜(配線層)23をエッチングして所定レイアウトパターンの第2の配線23aを形成するが、この際に、開口部33に充填された配線生成膜23と共にショート回路配線31も除去する。
このような本実施の形態のMIS型コンデンサによれば、熱酸化膜14の上に上下電極15,17を導電状態に接続するショート回路配線31を設けたので、上下電極15,17を形成後にコンデンサ上面に第1のTEOS層間膜21を形成する際に次の効果を奏する。
また、そのショート回路配線31の分断は、(c)の層間ビア形成工程において、露出したショート回路配線31をレーザ光線によって焼き切ることで行ってもよい。更には、最終工程のダイシングでチップ分割する際にショート回路配線31を切断してもよい。このようにすれば、従来と同様に製造工程を変えずに、効率的且つローコストでショート回路配線31の除去が可能となる。
12 N+型領域
13 誘電体膜
14 熱酸化膜
15 上部電極配線1
16,22 ビア
17 下部電極配線
18 MIS構造部
21 第1のTEOS層間膜
23 配線生成膜
23a 第2の配線
24 第2のTEOS層間膜
30 MIS型コンデンサ
31 ショート回路配線
33,34 開口部
Claims (7)
- 半導体基板上に半導体層が形成され、この上面に誘電体膜を介して第1の電極が形成され、この第1の電極と絶縁状態で該誘電体膜に接続された第2の電極が形成されたMIS型コンデンサにおいて、
前記第1及び第2の電極を導電状態に接続する短絡配線を形成したことを特徴とするMIS型コンデンサ。 - 半導体基板上に半導体層を形成し、この上面に誘電体膜を介して第1の電極を形成し、この第1の電極と絶縁状態で該誘電体膜に接続された第2の電極を絶縁膜の上に形成するMIS型コンデンサの製造方法において、
前記第1及び第2の電極を形成する際に、当該第1及び第2の電極を導電状態に接続する短絡配線を前記絶縁膜の上に形成することを特徴とするMIS型コンデンサの製造方法。 - 前記短絡配線を形成する際に、前記第1及び第2の電極のパターンを転写するためのフォトマスクのレイアウトを前記短絡配線のパターンも転写できるように変更し、この変更されたフォトマスクによって前記第1及び第2の電極及び前記短絡配線を形成することを特徴とする請求項2に記載のMIS型コンデンサの製造方法。
- 前記第1及び第2の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第1のステップと、前記絶縁層に上下配線接続用のビアを形成する第2のステップと、前記ビアの形成後に導電材料による配線層を形成する第3のステップと、前記配線層をエッチングして配線を形成する第4のステップとを含む場合に、
前記第2のステップにて、前記ビアを形成するためのフォトマスクのレイアウトを前記短絡配線の位置に貫通した開口部も形成できるレイアウトに変更し、この変更されたフォトマスクによって前記ビア及び前記開口部を形成し、
前記第4のステップにて、前記エッチングにて配線を形成する際に、エッチングによって、前記開口部に充填された配線層を除去すると共に前記短絡配線を前記第1及び第2の電極が絶縁状態となるように分断する
ことを特徴とする請求項2または3に記載のMIS型コンデンサの製造方法。 - 前記第4のステップにおける前記開口部に充填された配線層の除去及び前記短絡配線の分断の際のエッチングに、ドライエッチング又はエッチャンウェットエッチングを用いたことを特徴とする請求項4に記載のMIS型コンデンサの製造方法。
- 最終工程のダイシングでチップ分割する際に前記短絡配線を分断することを特徴とする請求項2または3に記載のMIS型コンデンサの製造方法。
- 前記第1及び第2の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第1のステップと、前記絶縁層に上下配線接続用のビアを形成する第2のステップと、前記ビアの形成後に導電材料による配線層を形成する第3のステップと、前記配線層をエッチングして配線を形成する第4のステップとを含む場合に、
前記第2のステップにて形成された前記開口部から露出した前記短絡配線を、前記第1及び第2の電極が絶縁状態となるようにレーザ光線で焼き切って分断する
ことを特徴とする請求項2または3に記載のMIS型コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006429A JP5044930B2 (ja) | 2006-01-13 | 2006-01-13 | Mis型コンデンサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006429A JP5044930B2 (ja) | 2006-01-13 | 2006-01-13 | Mis型コンデンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189094A true JP2007189094A (ja) | 2007-07-26 |
JP5044930B2 JP5044930B2 (ja) | 2012-10-10 |
Family
ID=38344041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006429A Expired - Fee Related JP5044930B2 (ja) | 2006-01-13 | 2006-01-13 | Mis型コンデンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5044930B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021007184A (ja) * | 2014-03-28 | 2021-01-21 | ローム株式会社 | ディスクリートキャパシタおよびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381842A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 半導体装置の製造方法 |
JPH02296361A (ja) * | 1989-05-11 | 1990-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH04255265A (ja) * | 1991-02-07 | 1992-09-10 | Nec Yamagata Ltd | 半導体装置の製造方法 |
-
2006
- 2006-01-13 JP JP2006006429A patent/JP5044930B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381842A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 半導体装置の製造方法 |
JPH02296361A (ja) * | 1989-05-11 | 1990-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH04255265A (ja) * | 1991-02-07 | 1992-09-10 | Nec Yamagata Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021007184A (ja) * | 2014-03-28 | 2021-01-21 | ローム株式会社 | ディスクリートキャパシタおよびその製造方法 |
JP7141435B2 (ja) | 2014-03-28 | 2022-09-22 | ローム株式会社 | ディスクリートキャパシタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5044930B2 (ja) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005340398A (ja) | 半導体装置およびその製造方法 | |
JP5044930B2 (ja) | Mis型コンデンサの製造方法 | |
JP2005191182A (ja) | 半導体装置及びその製造方法 | |
JP2011243639A (ja) | 半導体装置の製造方法 | |
JP2010135515A (ja) | 半導体装置およびその製造方法 | |
KR100733460B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
TWI805315B (zh) | 半導體結構及其製造方法 | |
US20230395527A1 (en) | Semiconductor structure and manufacturing method thereof | |
KR100841855B1 (ko) | 반도체 장치 제조 방법 | |
KR100866683B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
TWI642123B (zh) | 多層結構與其製造方法及對應其之接觸結構 | |
KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
KR100734144B1 (ko) | Mim 커패시터 형성 방법 | |
KR100404943B1 (ko) | 반도체 소자의 제조 방법 | |
KR100979245B1 (ko) | 반도체 소자의 제조방법 | |
JP2006351998A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100728952B1 (ko) | 반도체 소자의 전기적 퓨즈 형성방법 | |
KR100360152B1 (ko) | 배선 형성 방법 | |
KR100808369B1 (ko) | 반도체 소자의 제조방법 | |
KR100997158B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
TWI462230B (zh) | 用以減少字元線間電性短路之記憶體裝置製造方法 | |
KR100688724B1 (ko) | 고용량 mim 구조 커패시터 제조방법 | |
KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
KR100998965B1 (ko) | 메탈 절연체 메탈 커패시터 및 그 제조방법 | |
JP2008192923A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |