TWI805315B - 半導體結構及其製造方法 - Google Patents

Abstract

提供一種半導體結構。其包括基板、堆疊、複數個主動結構、複數個連接結構、和複數個隔離層。堆疊設置在基板上。堆疊具有複數個次陣列區。堆疊包括交替設置的閘極電極和介電層。主動結構在次陣列區中穿過堆疊。記憶胞由閘極電極和主動結構的交點所定義。連接結構在次陣列區之間穿過堆疊。連接結構的每一者包括第一部分、第二部分、和第三部分。第一部分形成為連接結構的最外層，由多晶矽形成。第二部分設置在第一部分所定義的空間中，由非晶矽形成。第三部分設置在第二部分上，由非晶矽形成。隔離層設置在堆疊的側壁與連接結構之間。

Description

半導體結構及其製造方法

本揭露是關於一種半導體結構及其製造方法。本揭露特別是關於一種包括3D記憶體陣列的半導體結構及其製造方法。

立體構造已經被發展出來，以提高記憶體的密度。在一些構造中，提供有堆疊和穿過堆疊的垂直結構，且記憶胞由堆疊中的層和該些垂直結構的交點所定義，以建立3D記憶體陣列。在製造程序中產生的應力可能引發先形成的結構彎曲。垂直結構的彎曲可能導致其上的通孔錯誤著陸(mis landing)，並從而可能造成短路和洩漏。

本揭露針對的是上述問題的解決方案。

根據一些實施例，提供一種半導體結構。該半導體結構包括一基板、一堆疊、複數個主動結構、複數個連接結構、和複數個隔離層。堆疊設置在基板上。堆疊具有複數個次陣列區。堆疊包括交替設置的複數個閘極電極和複數個介電層。主動結構 在次陣列區中穿過堆疊。複數個記憶胞由閘極電極和主動結構的複數個交點所定義。連接結構在次陣列區之間穿過堆疊。連接結構的每一者包括一第一部分、一第二部分、和一第三部分。第一部分形成為連接結構的最外層。第一部分由多晶矽形成。第二部分設置在第一部分所定義的空間中。第二部分由非晶矽形成。第三部分設置在第二部分上。第三部分由非晶矽形成。隔離層設置在堆疊的複數個側壁與該些連接結構之間。

根據一些實施例，提供一種半導體結構的製造方法。該方法包括下列步驟。首先，提供一部分成形結構。該部分成形結構包括一基板、一堆疊、和複數個主動結構。堆疊形成在基板上。堆疊具有複數個次陣列區和複數個開口，開口在次陣列區之間穿過堆疊。堆疊包括交替設置的複數個閘極電極和複數個介電層。主動結構在次陣列區中穿過堆疊。接著，形成複數個隔離層在該些開口中沿著堆疊的複數個側壁。之後，形成複數個連接結構在該些開口的剩餘空間中。在這個步驟中，形成多晶矽的複數個第一部分沿著該些隔離層，形成非晶矽的複數個第二部分在該些第一部分所定義的空間中，並形成非晶矽的複數個第三部分在該些第二部分上。

為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:半導體結構

110:基板

112:電子元件層

114:底部導電層

120:堆疊

122:閘極電極

124:介電層

126:硬遮罩層

130:主動結構

132:記憶層

134:通道層

136:介電材料

138:接觸件

140:連接結構

142:第一部分

144:第二部分

146:第三部分

150:隔離層

160:插塞

162:阻障層

170:通孔

180:位元線

210:基板

211:電子元件層

212:底部停止層

213:第一底部介電層

214:底部犧牲層

215:第二底部介電層

216:蝕刻停止層

220:初始堆疊

222:犧牲層

224:介電層

226:硬遮罩層

230:主動結構

232:記憶層

234:通道層

236:介電材料

238:接觸件

240:間隔件

242:氮化物層

244:氧化物層

246:氮化物層

250:導電材料

252:底部導電層

260:氧化物層

262:隔離層

270:閘極電極

272:堆疊

280:非晶矽襯層

282:第一部分

283:非晶矽材料

284:第二部分

285:非晶矽材料

286:第三部分

288:連接結構

290:插塞

292:阻障層

O:開口

R:次陣列區

S:縫隙

第1圖繪示根據實施例的一例示性半導體結構。

第2A-2Q圖繪示根據實施例的一例示性半導體結構的製造方法的各個不同階段。

以下將配合所附圖式對於各種不同實施例進行更完整的敘述。下列敘述和所附圖式只是提供用於說明，並不意欲造成限制。為了清楚起見，元件可能並未依照實際比例繪示。此外，在一些圖式中可能省略一些元件和/或符號。可以預期的是，一實施例中的元件和特徵，能夠被有利地納入於另一實施例中，而未作進一步的闡述。

請參照第1圖，其示出根據實施例的一例示性半導體結構100。半導體結構100包括一基板110、一堆疊120、複數個主動結構130、複數個連接結構140、和複數個隔離層150。堆疊120設置在基板110上。堆疊120具有複數個次陣列區R。堆疊120包括交替設置的複數個閘極電極122和複數個介電層124。主動結構130在次陣列區R中穿過堆疊120。複數個記憶胞(未示出)由閘極電極122和主動結構130的複數個交點所定義。連接結構140在次陣列區R之間穿過堆疊120。連接結構140的每一者包括一第一部分142、一第二部分144、和一第三部分146。第一部分142形成為連接結構140的最外層。第一部分142由多晶矽形成。第二部分144設置在第一部分142所定義的空間中。第二部分144由非晶矽形成。第三部分146設置在第二部分144上。第三部分146由非晶 矽形成。隔離層150設置在堆疊120的複數個側壁與該些連接結構140之間。

具體來說，基板110可以是半導體領域中典型使用的基板，無須特別限制。在一些實施例中，半導體結構100更包括一電子元件層112，設置在基板110上。電子元件層112包括電子元件，例如金氧半(MOS)元件等等。此外，或者替代地，電子元件的複數個部分可以形成在基板110中。根據一些實施例，半導體結構100可以更包括一底部導電層114，設置在電子元件層112上。底部導電層114可以包括多晶矽，但本揭露不受限於此。在包含電子元件層112和底部導電層114的情況下，堆疊120可以設置在底部導電層114上。主動結構130可以穿過堆疊120和底部導電層114，並落在電子元件層112上。連接結構140可以停止在底部導電層114中，並電性連接底部導電層114。

關於堆疊120，閘極電極122可以是金屬閘極電極，並包括鎢(W)。金屬閘極電極中的其他典型結構，例如高介電常數層，也可以包含在閘極電極122中。介電層124可以包括氧化物，但本揭露不受限於此。在一些實施例中，堆疊120更包括一硬遮罩層126，設置在閘極電極122和介電層124上。硬遮罩層126可以包括氧化物，但本揭露不受限於此。

根據一些實施例，主動結構130的每一者可以包括一記憶層132、一通道層134、一介電材料136、和一接觸件138。記憶層132形成為主動結構130的最外層。記憶層132可以包括氧 化物-氮化物-氧化物(ONO)層等等，但本揭露不受限於此。通道層134沿著記憶層132設置。通道層134可以包括多晶矽，但本揭露不受限於此。介電材料136設置在通道層134所定義的空間中。介電材料136可以包括氮化矽，但本揭露不受限於此。接觸件138設置在介電材料136上。在一些實施例中，記憶層132在底部導電層114中具有斷開的部分，使得通道層134由底部導電層114所連接。

在連接結構140中，第二部分144和第三部分146的組合結構被第一部分142環繞。如此一來，每一個連接結構140只有一個薄的襯層部分(亦即，第一部分142)是由多晶矽形成，而較厚的部分(亦即，第二部分144和第三部分146的組合結構)是由非晶矽形成。由於未結晶的矽所造成的熱應力小於結晶的矽，這樣的結構有利於降低對於半導體結構100中其他元件的應力。在一些實施例中，第一部分142可以包括一側部和一底部，側部沿著堆疊120的側壁設置，底部連接側部。在一些實施例中，能夠觀察到第二部分144與第三部分146之間的介面，且該介面對於第二部分144而言是內凹的。

隔離層150設置在堆疊120的側壁與連接結構140之間，以隔離導電的第一部分142與堆疊120中的閘極電極122。隔離層150可以包括氧化物，但本揭露不受限於此。

半導體結構100可以更包括複數個插塞(plug)160和複數個阻障層162。插塞160設置在連接結構140上。插塞160 可以包括鎢，但本揭露不受限於此。阻障層162分別包覆插塞160。在一些實施例中，插塞160具有實質上平坦的底面。半導體結構100可以更包括複數個通孔170，落在主動結構130上。

根據一些實施例，底部導電層114可以作用為共源線，連接結構140可以作用為共源線連接結構，堆疊120中的閘極電極122可以進一步作用為串列選擇線、字元線、和接地選擇線，且半導體結構100可以更包括複數個位元線180，設置在堆疊120上方，並透過通孔170連接至主動結構130。

現在本揭露將轉向半導體結構的製造方法。該方法包括下列步驟。首先，提供一部分成形結構。該部分成形結構包括一基板、一堆疊、和複數個主動結構。堆疊形成在基板上。堆疊具有複數個次陣列區和複數個開口，開口在次陣列區之間穿過堆疊。堆疊包括交替設置的複數個閘極電極和複數個介電層。主動結構在次陣列區中穿過堆疊。接著，形成複數個隔離層在該些開口中沿著堆疊的複數個側壁。之後，形成複數個連接結構在該些開口的剩餘空間中。在這個步驟中，形成多晶矽的複數個第一部分沿著該些隔離層，形成非晶矽的複數個第二部分在該些第一部分所定義的空間中，並形成非晶矽的複數個第三部分在該些第二部分上。

請參照第2A-2Q圖，其示出根據實施例的一例示性半導體結構的製造方法的各個不同階段。

如第2A圖所示，可以提供一基板210。可以形成一初始堆疊220在基板210上。初始堆疊220包括交替形成的複數個犧牲層222和複數個介電層224。在一些實施例中，初始堆疊220可以更包括一硬遮罩層226，位在犧牲層222和介電層224上。硬遮罩層226可以由氧化物形成，但本揭露不受限於此。可以形成複數個主動結構230在次陣列區(第1圖中的R)中穿過初始堆疊220。主動結構230的每一者包括一記憶層232、一通道層234、一介電材料236、和一接觸件238。記憶層232沿著初始堆疊220的側壁形成。記憶層232可以由ONO層等等形成，但本揭露不受限於此。通道層234沿著記憶層232形成。通道層234可以由多晶矽形成，但本揭露不受限於此。介電材料236形成在通道層234所定義的空間中。介電材料236可以由氮化矽形成，但本揭露不受限於此。接觸件238形成在介電材料236上。形成複數個開口O在次陣列區之間穿過初始堆疊220。開口O可以形成為狹長的裂口。

根據一些實施例，在形成初始堆疊220之前，可以形成一電子元件層211在基板210上。電子元件層211包括電子元件，例如MOS元件等等。可以形成一底部停止層212在電子元件層211上。底部停止層212可以由n+多晶矽形成，但本揭露不受限於此。可以形成一第一底部介電層213在底部停止層212上。第一底部介電層213可以由氧化物形成，但本揭露不受限於此。可以形成一底部犧牲層214在第一底部介電層213上。底部犧牲層214可以由多晶矽形成，但本揭露不受限於此。可以形成一第二底部介 電層215在底部犧牲層214上。第二底部介電層215可以由氧化物形成，但本揭露不受限於此。可以形成一蝕刻停止層216在第二底部介電層215上。蝕刻停止層216可以由多晶矽形成，但本揭露不受限於此。在這類情況下，初始堆疊220可以形成在蝕刻停止層216上，主動結構230可以進一步穿過蝕刻停止層216、第二底部介電層215、底部犧牲層214、第一底部介電層213、和底部停止層212，並落在電子元件層211上，且開口O可以進一步穿過蝕刻停止層216和第二底部介電層215，並停止在底部犧牲層214中。

如第2B圖所示，透過開口O蝕刻蝕刻停止層216。如此一來，開口O進一步穿過蝕刻停止層216，並停止在第二底部介電層215上。

接著，可以以共形的方式形成一間隔件240在初始堆疊220上並進入開口O中。間隔件240可以依序包括一氮化物層242、一氧化物層244、和一氮化物層246。如第2C圖所示，進行一蝕刻製程，移除對應開口O的間隔件240的複數個底部和底部犧牲層214的複數個部分。此時，開口O穿過初始堆疊220、蝕刻停止層216、和第二底部介電層215，並停止在底部犧牲層214中。接著，如第2D圖所示，透過開口O移除底部犧牲層214。

如第2E圖所示，透過開口O移除記憶層232位在對應底部犧牲層214處的複數個部分。氮化物層246也可能被移除。此外，透過開口O移除第一底部介電層213和第二底部介電層215。氧化物層244也可能被移除。

如第2F圖所示，填充一導電材料250至移除底部犧牲層214、記憶層232的該些部分、第一底部介電層213、和第二底部介電層215所形成的空間中。導電材料250可以是多晶矽，但本揭露不受限於此。在一些實施例中，底部停止層212和蝕刻停止層216具有導電性，且填充至移除底部犧牲層214、記憶層232的該些部分、第一底部介電層213、和第二底部介電層215所形成的空間中的導電材料250與底部停止層212和蝕刻停止層216共同構成一底部導電層252。

如第2G圖所示，移除氮化物層242，例如藉由浸蝕(dip etching)製程。形成一氧化物層260在開口O曝露出的底部導電層252的複數個側壁上，例如藉由對於底部導電層252側壁的氧化製程。

如第2H圖所示，移除犧牲層222。接著，如第2I圖所示，形成複數個閘極電極270在移除犧牲層222所形成的空間中。閘極電極270可以包括鎢，並可以選擇性包括高介電常數層等等。可以使用一化學氣相沉積(CVD)製程和一蝕刻製程，但本揭露不受限於此。以閘極電極270取代初始堆疊220的犧牲層222，以形成堆疊272。

如此一來，即能夠提供所述部分成形結構。該部分成形結構包括一基板210、一堆疊272、和複數個主動結構230。堆疊272形成在基板210上。堆疊272具有複數個次陣列區(第1圖中的R)和複數個開口O，開口O在次陣列區之間穿過堆疊272。堆 疊272包括交替設置的複數個閘極電極270和複數個介電層224。主動結構230在次陣列區中穿過堆疊272。

如第2J圖所示，形成複數個隔離層262在該些開口O中沿著堆疊272的複數個側壁。可以使用一低溫氧化物沉積製程和一蝕刻製程，但本揭露不受限於此。

接著，能夠形成複數個連接結構在該些開口O的剩餘空間中。首先，形成多晶矽的複數個第一部分沿著隔離層262。如第2K圖所示，在形成隔離層262之後，共形地形成複數個非晶矽襯層280至該些開口O中。接著，如第2L圖所示，將非晶矽襯層280退火，以形成多晶矽的第一部分282。

如第2M圖所示，在形成多晶矽的第一部分282之後，填充一非晶矽材料283至該些開口O中。接著，如第2N圖所示，移除非晶矽材料283的複數個部分，直到曝露出非晶矽材料283中的複數個縫隙S，例如藉由一回蝕(etching back)製程。非晶矽材料283的剩餘部分成為連接結構的第二部分284。如此一來，即形成非晶矽的複數個第二部分284在該些第一部分282所定義的空間中。

如第2O圖所示，在形成非晶矽的第二部分284之後，填充一非晶矽材料285至該些開口O的剩餘空間中。由於製程的緣故，可以觀察到非晶矽材料285與第二部分284之間的介面。該些介面由縫隙S所定義，因此可能具有內凹的形狀。用於形成第三部分286的非晶矽材料285填充了用於形成第二部分284的非晶 矽材料283中原先存在的該些縫隙。如此一來，在後續製程中將不會有縫隙被曝露出來，在後續製程中使用的材料，例如用於插塞的鎢，將不會如同在傳統的半導體製程中一般填入曝露出的縫隙並對於結構產生額外的應力。如第2P圖所示，移除非晶矽材料285的多餘部分，例如藉由一回蝕製程，並提供平坦的表面。如此一來，即形成非晶矽的複數個第三部分286在該些第二部分284上。第一部分282、第二部分284、和第三部分286構成連接結構288。

如第2Q圖所示，形成複數個插塞290在該些連接結構288上。插塞290可以由鎢形成，但本揭露不受限於此。此外，可以形成複數個阻障層292分別包覆插塞290。

雖然未在圖式中示出，但能夠領會之後可以進行其他製程。舉例來說，可以形成複數個通孔(第1圖中的170)在主動結構230上。為了簡單起見，在此省略相關說明。

本揭露提供一種對於垂直連接結構(140,288)的新結構。該結構只有一個薄的襯層部分(亦即，第一部分)是由多晶矽形成，而剩餘較厚的部分(亦即，第二部分和第三部分的組合結構)是由非晶矽形成。在半導體製程中，多晶矽的形成典型地是藉由先提供非晶矽再接著熱處理非晶矽以使非晶矽結晶形成多晶矽。如此一來，多晶矽即造成比非晶矽更大的熱應力。由於根據實施例的連接結構主要是由非晶矽形成，在形成根據實施例的連接結構的過程中產生的熱應力遠小於形成傳統的完全由多晶矽形成的連接結構的過程中產生的熱應力。

此外，連接結構的非晶矽部分是由二階段製程形成。在第一階段製程中產生的縫隙能夠在第二階段製程中填充。如此一來，用於插塞的鎢將不會向下延伸到縫隙中，因此不會對於結構中的其他元件產生額外的應力。

因為這些理由，能夠防止主動結構由於來自連接結構的應力(特別是由於退火製程和縫隙)所引起的彎曲。通孔能夠正確地落在主動結構上。如此一來，即能夠避免通孔在閘極電極上的過孔錯誤著陸所造成的短路和洩漏。舉例來說，能夠避免位元線與串列選擇線等之間的洩漏，其可能干擾開啟電流I_on。

綜上所述，雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

100:半導體結構

110:基板

112:電子元件層

114:底部導電層

120:堆疊

122:閘極電極

124:介電層

126:硬遮罩層

130:主動結構

132:記憶層

134:通道層

136:介電材料

138:接觸件

140:連接結構

142:第一部分

144:第二部分

146:第三部分

150:隔離層

160:插塞

162:阻障層

170:通孔

180:位元線

R:次陣列區

Claims (10)

1. 一種半導體結構，包括：一基板；一堆疊，設置在該基板上，該堆疊具有複數個次陣列區，該堆疊包括交替設置的複數個閘極電極和複數個介電層；複數個主動結構，在該些次陣列區中穿過該堆疊，其中複數個記憶胞由該些閘極電極和該些主動結構的複數個交點所定義；複數個連接結構，在該些次陣列區之間穿過該堆疊，該些連接結構的每一者包括：一第一部分，形成為該連接結構的最外層，其中該第一部分由多晶矽形成；一第二部分，設置在該第一部分所定義的空間中，其中該第二部分由非晶矽形成；及一第三部分，設置在該第二部分上，其中該第三部分由非晶矽形成；以及複數個隔離層，設置在該堆疊的複數個側壁與該些連接結構之間。
2. 如請求項1所述之半導體結構，其中該些主動結構的每一者包括：一記憶層，形成為該主動結構的最外層；一通道層，沿著該記憶層設置；一介電材料，設置在該通道層所定義的空間中；以及 一接觸件，設置在該介電材料上。
3. 如請求項2所述之半導體結構，更包括：一電子元件層，設置在該基板上；一底部導電層，設置在該電子元件層上；其中該堆疊設置在該底部導電層上，該些主動結構穿過該堆疊和該底部導電層，並落在該電子元件層上，且該些連接結構停止在該底部導電層中，並電性連接該底部導電層；其中該些記憶層在該底部導電層中具有斷開的部分，使得該些通道層由該底部導電層所連接。
4. 如請求項3所述之半導體結構，其中該底部導電層作用為共源線，該些連接結構作用為共源線連接結構，該堆疊中的該些閘極電極進一步作用為串列選擇線、字元線、和接地選擇線，且該半導體結構更包括複數個位元線，設置在該堆疊上方，並透過複數個通孔連接至該些主動結構。
5. 一種半導體結構的製造方法，包括：提供一部分成形結構，該部分成形結構包括一基板、一堆疊、和複數個主動結構，其中該堆疊形成在該基板上，該堆疊具有複數個次陣列區和複數個開口，該些開口在該些次陣列區之間穿過該堆疊，該堆疊包括交替設置的複數個閘極電極和複數個介電層，該些主動結構在該些次陣列區中穿過該堆疊；形成複數個隔離層在該些開口中沿著該堆疊的複數個側壁；以及 形成複數個連接結構在該些開口的剩餘空間中，包括：形成多晶矽的複數個第一部分沿著該些隔離層；形成非晶矽的複數個第二部分在該些第一部分所定義的空間中；及形成非晶矽的複數個第三部分在該些第二部分上。
6. 如請求項5所述之半導體結構的製造方法，其中提供該部分成形結構包括：形成一初始堆疊在該基板上，該初始堆疊包括交替形成的複數個犧牲層和複數個介電層；形成該些主動結構在該些次陣列區中穿過該初始堆疊，該些主動結構的每一者包括：一記憶層，沿著該初始堆疊的側壁形成；一通道層，沿著該記憶層形成；一介電材料，形成在該通道層所定義的空間中；及一接觸件，形成在該介電材料上；形成該些開口在該些次陣列區之間穿過該初始堆疊；以及以複數個閘極電極取代該初始堆疊的該些犧牲層，以形成該堆疊。
7. 如請求項6所述之半導體結構的製造方法，其中提供該部分成形結構更包括：在形成該初始堆疊之前，形成一電子元件層在該基板上；形成一底部停止層在該電子元件層上； 形成一第一底部介電層在該底部停止層上；形成一底部犧牲層在該第一底部介電層上；形成一第二底部介電層在該底部犧牲層上；以及形成一蝕刻停止層在該第二底部介電層上；其中該初始堆疊形成在該蝕刻停止層上，該些主動結構進一步穿過該蝕刻停止層、該第二底部介電層、該底部犧牲層、該第一底部介電層、和該底部停止層，並落在該電子元件層上，且該些開口進一步穿過該蝕刻停止層和該第二底部介電層，並停止在該底部犧牲層中。
8. 如請求項7所述之半導體結構的製造方法，其中提供該部分成形結構更包括：在形成該些開口之後，透過該些開口移除該底部犧牲層；透過該些開口移除該些記憶層位在對應該底部犧牲層處的複數個部分；透過該些開口移除該第一底部介電層和該第二底部介電層；以及填充一導電材料至移除該底部犧牲層、該些記憶層的該些部分、該第一底部介電層、和該第二底部介電層所形成的空間中，其中該底部停止層和該蝕刻停止層具有導電性，且填充至移除該底部犧牲層、該些記憶層的該些部分、該第一底部介電層、和該第二底部介電層所形成的空間中的該導電材料與該底部停止層和該蝕刻停止層共同構成一底部導電層。
9. 如請求項6所述之半導體結構的製造方法，其中形成多晶矽的該些第一部分包括：在形成該些隔離層之後，共形地形成複數個非晶矽襯層至該些開口中；以及將該些非晶矽襯層退火，以形成多晶矽的該些第一部分。
10. 如請求項6所述之半導體結構的製造方法，其中形成非晶矽的該些第二部分包括：在形成多晶矽的該些第一部分之後，填充一非晶矽材料至該些開口中；以及移除該非晶矽材料的複數個部分，直到曝露出該非晶矽材料中的複數個縫隙；其中形成非晶矽的該些第三部分包括：在形成非晶矽的該些第二部分之後，填充一非晶矽材料至該些開口的剩餘空間中；其中用於形成該些第三部分的該非晶矽材料填充了用於形成該些第二部分的該非晶矽材料中原先存在的該些縫隙。

Images