TW202213744A - 受限電荷捕捉層 - Google Patents

受限電荷捕捉層 Download PDF

Info

Publication number
TW202213744A
TW202213744A TW110122089A TW110122089A TW202213744A TW 202213744 A TW202213744 A TW 202213744A TW 110122089 A TW110122089 A TW 110122089A TW 110122089 A TW110122089 A TW 110122089A TW 202213744 A TW202213744 A TW 202213744A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
memory
layers
deposition
Prior art date
Application number
TW110122089A
Other languages
English (en)
Other versions
TWI851903B (zh
Inventor
姜昌錫
北島知彦
米海拉Ａ 巴賽諾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202213744A publication Critical patent/TW202213744A/zh
Application granted granted Critical
Publication of TWI851903B publication Critical patent/TWI851903B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了選擇性沉積氮化矽(SiN)捕捉層以形成記憶元件。犧牲層用於選擇性沉積以允許選擇性捕捉層沉積。此捕捉層係由包括犧牲層之模具的沉積、記憶孔(MH)圖案化、自MH側的犧牲層凹陷、在此凹陷的一側上形成沉積賦能層(DEL)及捕捉層的選擇性沉積來形成。自狹縫圖案開口移除此犧牲層之後，此沉積賦能層(DEL)轉化為氧化物以用作阻擋氧化物。

Description

受限電荷捕捉層
本揭示案的實施例係關於電子元件以及用於製造電子元件之方法及裝置的領域。更具體地，本揭示案的實施例提供用於形成3D-NAND模具堆疊的方法。
半導體技術發展迅速，且元件尺寸隨著技術的進步而縮小，以提供更快的每單位空間處理及儲存能力。在NAND元件中，串電流需要足夠高以獲得足夠的電流來區分ON及OFF單元。串電流取決於載流子遷移率，此載流子遷移率藉由擴大矽通道的晶粒尺寸而增強。
具有交替之氧化層及氮化層的現有3D-NAND記憶堆疊具有受限的氮化矽(SiN)電荷捕捉層，此些電荷捕捉層係藉由沉積連續捕捉層形成。現有3D-NAND記憶堆疊在基於電荷捕捉的記憶體中單元效能退化，此係因為電荷擴散及由於單元到單元距離的減少而加劇的單元到單元干擾。
因此，此項技術需要具有受限電荷捕捉層的3D-NAND元件，其將抑制基於電荷捕捉的記憶體中的效能退化。此外，此項技術需要用於形成3D-NAND元件的方法及裝置。
本揭示案的一或多個實施例係關於形成記憶元件的方法。在一個實施例中，一種形成電子元件的方法包含以下步驟：在包含第一材料層及第二材料層之交替層的記憶堆疊中形成開口，此記憶堆疊位於共用源極線上；經由此開口使此第二材料層凹陷以形成第一凹陷區域；在此第一凹陷區域的表面上形成沉積賦能層(deposition enabling layer, DEL)；使此沉積賦能層(DEL)凹陷以形成第二凹陷區域；以及在此第二凹陷區域中選擇性地沉積捕捉層。
本揭示案的附加實施例係關於記憶元件。在一個實施例中，一種非揮發性記憶元件包含：包含記憶單元及記憶孔的記憶堆疊，此記憶單元包括閘極、通道層及受限於此閘極與此通道層之間的捕捉層，且此記憶孔延伸通過此記憶堆疊且具有第一部分及第二部分，此第二部分包含共用源極層，其中此捕捉層位於此共用源極層的側壁上。
本揭示案的進一步實施例係關於處理工具。在一個實施例中，一種處理工具包含：包含經配置為移動晶圓之機器人的中央轉運站；複數個處理站，每個處理站連接到此中央轉運站且提供與相鄰處理站的處理區域分離的處理區域，此些處理站包含捕捉層選擇性沉積腔室；以及連接到此中央轉運站及此些處理站的控制器，此控制器經配置為啟動此機器人以在處理站之間移動晶圓，且控制在此些處理站的每一者中發生的製程。
在描述本揭示案的若干例示性實施例之前，應當理解，本揭示案不限於以下描述中闡述之構造或製程步驟的細節。本揭示案能夠具有其他實施例且能夠以各種方式實踐或實施。
如在本說明書及隨附發明申請專利範圍中所使用的，術語「前驅物」、「反應物」、「反應氣體」及其類似者可互換使用以代表可與基板表面反應的任何氣體物種。
在以下描述中，闡述了許多特定細節，諸如特定材料、化學成分、元件尺寸等，以提供對本揭示案之一或多個實施例的透徹理解。然而，對於一般技藝人士來說顯而易見的是，可在沒有這些特定細節的情況下實踐本揭示案的一或多個實施例。在其他情況下，未極詳細地描述半導體製造製程、技術、材料、設備等以避免不必要地混淆此描述。一般技藝人士根據所包含的描述將能夠實施適當的功能而無需不必要的實驗。
雖然在隨附圖式中描述且示出了本揭示案的某些例示性實施例，但應當理解，此類實施例僅為說明性的而非對當前揭示案的限制，且本揭示案不限於所示及所描述的特定構造及配置，因為一般技藝人士可能想到修改。
在作為儲存層之基於電荷捕捉的現有3D NAND堆疊中，電荷捕捉為連續層。連續電荷捕捉層會導致兩個嚴重問題，此些問題防礙字線(wordline, WL)到WL絕緣體的按比例縮小——單元到單元干擾及橫向電荷擴散。在一或多個實施例中，為了抑制單元到單元干擾及橫向電荷擴散，消除了每個單元之源極與汲極(source and drain, S/D)下方的捕捉層（亦即捕捉切割或受限結構）。現有捕捉切割結構的問題在於，由於沉積及移除製程，存在閘極面積的部分使用以及捕捉氮化矽(SiN)中之形狀及厚度的變化。因此，一或多個實施例提供一種新穎的結構及方法，以針對給定的字線厚度有效地置放捕捉層且允許抑制捕捉層形狀及厚度的變化。
一或多個實施例提供氮化矽(SiN)捕捉層的選擇性沉積。在一或多個實施例中，犧牲層用於選擇性沉積（亦稱為沉積賦能層(deposition-enabling layer, DEL)）以允許選擇性捕捉SiN沉積。在一或多個實施例中，捕捉層係由包括犧牲層之模具的沉積、記憶孔(memory hole, MH)圖案化、自MH側的犧牲層凹陷、在此凹陷的一側上形成沉積賦能層(DEL)及捕捉層的選擇性沉積來形成。在一或多個實施例中，形成阻擋氧化物——在自狹縫側移除犧牲層之後，沉積賦能層(DEL)轉化為氧化物以用作阻擋氧化物。在一或多個實施例中，隨後形成高k介電層、阻障層及字線(WL)。
在一或多個實施例中，捕捉層有利地僅受限於隧道氧化物與字線之間。單元到單元干擾及橫向擴散受到有利的抑制。在一或多個實施例中，捕捉層的選擇性沉積有利地抑制了捕捉層之形狀及厚度的變化。
在一或多個實施例中，金屬沉積及其他製程可在隔離環境(例如，群集製程工具)中進行。因此，本揭示案的一些實施例提供具有相關製程模組的整合工具系統以實施此些方法。
第1圖示出用於形成記憶元件之例示性方法10的流程圖。熟習此項技術者將認識到，方法10可包括任何或所有所示製程。此外，對於一些部分，個別製程的次序可不同。在不背離本揭示案的情況下，方法10可自列舉製程中的任何一者開始。參考第1圖，在操作15處，形成記憶堆疊。在操作20處，在記憶堆疊中形成字線階梯。在操作25處，將記憶孔通道圖案化至字線階梯。在操作30處，視情況例如氮化層的第一層可經由記憶孔通道凹陷。在操作35處，沉積多晶矽層。在操作40處，使多晶矽層凹陷。在操作45處，沉積捕捉層。在操作50處，形成位元線墊。在操作55處，狹縫圖案化記憶階梯。在操作60處，移除及替換犧牲層。在操作65處，移除例如氮化層的第一層。在操作70處，氧化多晶矽層以形成阻擋氧化物。在操作75處，沉積字線材料。在操作80處，填充狹縫，且在操作85處，形成字線接觸件。
第2-21圖示出遵循針對第1圖中的方法10所示製程流程的記憶元件100的部分。
第2圖根據本揭示案的一或多個實施例示出電子元件100的初始或起始記憶堆疊。在一些實施例中，第2圖所示的電子元件100在裸基板102上分層形成，如圖所示。第2圖的電子元件由基板102、共用源極線120及記憶堆疊112組成。
基板102可為熟習此項技術者已知的任何適合材料。如在本說明書及隨附發明申請專利範圍中所使用的，術語「基板」係指製程作用於其上的表面或表面的部分。熟習此項技術者亦將理解，除非上下文另有明確指示，否則提及基板可僅指基板的部分。此外，提及沉積在基板上可意謂裸基板及在其上沉積或形成有一或多個膜或特徵的基板。
如本文所使用的，「基板」係指在製造製程期間在其上進行膜處理的任何基板或形成在基板上的材料表面。例如，可在其上進行處理的基板表面包括諸如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator, SOI)、碳摻雜氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石的材料，以及諸如金屬、金屬氮化物、金屬合金及其他導電材料的任何其他材料，這取決於應用。基板包括但不限於半導體晶圓。基板可暴露於預處理製程以拋光、蝕刻、還原、氧化、羥基化、退火及/或烘烤基板表面。除了直接在基板本身的表面上進行膜處理外，在本揭示案中，亦可對形成在基板上的下層進行任何所揭示膜處理步驟，如下文更詳細揭示的，且術語「基板表面」旨在包括上下文指示的此類底層。因此，例如，當膜/層或部分膜/層沉積到基板表面上時，新沉積的膜/層的暴露表面成為基板表面。
共用源極線120係位於基板102上。如120的共用源極亦可被稱為半導體層。共用源極線120可由熟習此項技術者已知的任何適合技術形成且可由包括但不限於多晶矽(多晶矽)的任何適合材料製成。在一些實施例中，共用源極線120包含若干不同的導電材料或半導體材料。例如，在一或多個實施例中，如第2圖所示，共用源極線120包含基板102上的第一多晶矽層104。氧化層106可形成在第一多晶矽層104上。
犧牲層108可形成在氧化層106上且可以由任何適合材料製成。在一些實施例中，將犧牲層108在後續製程中移除且替換。在一些實施例中，犧牲層108未經移除且保留在記憶元件100內。在這種情況下，術語「犧牲」具有擴展的含義，以包括永久層且可被稱為導電層。在所示實施例中，如下文進一步描述的，在操作60中將犧牲層108移除。在一或多個實施例中，相對於相鄰氧化層106，犧牲層108包含可選擇性地移除的材料。可在犧牲層108的頂表面上形成第二氧化層106，隨後在第二氧化層106上形成第二多晶矽層104。
在共用源極線120上形成記憶堆疊130。所示實施例中的記憶堆疊130包含複數個交替的第一層106及第二層110。在一或多個實施例中，第一層106包含氧化層且第二層110包括氮化層。在一些實施例中，記憶堆疊130包含非替換閘極，諸如交替的氧化物及多晶矽(poly-Si; OP)，或氧化物及金屬，或氧化物及犧牲層。第二層110包含相對於第一層106具有蝕刻選擇性的材料，使得可移除第二層110而實質上不影響第一層106。在一或多個實施例中，第一層106包含氧化矽(SiO x)。在一或多個實施例中，第二層110包含氮化矽(SiN)。在一或多個實施例中，第一層106及第二層110由化學氣相沉積(chemical vapor deposition, CVD)或物理氣相沉積(physical vapor deposition, PVD)來沉積。
個別交替層可形成為任何適合厚度。在一些實施例中，每個第二層110的厚度大致相等。在一或多個實施例中，每個第二層110具有第一第二層厚度。在一些實施例中，每個第一層134的厚度大致相等。如在此方面所使用的，大致相等的厚度在彼此的+/-5%內。在一些實施例中，在第二層110與第一層106之間形成矽層（未示出）。與第二層110或第一層106之層的厚度相比，矽層的厚度可相對較薄。在一或多個實施例中，第一層106具有約0.5 nm至約30 nm範圍內的厚度，包括約1 nm、約3 nm、約5 nm、約7 nm、約10 nm、約12 nm 、約15 nm、約17 nm、約20 nm、約22 nm、約25 nm、約27 nm及約30 nm。在一或多個實施例中，第一層106具有約0.5至約40 nm範圍內的厚度。在一或多個實施例中，第二層110具有約0.5 nm至約30 nm範圍內的厚度，包括約1 nm、約3 nm、約5 nm、約7 nm、約10 nm、約12 nm 、約15 nm、約17 nm、約20 nm、約22 nm、約25 nm、約27 nm及約30 nm。在一或多個實施例中，第二層110具有約0.5至約40 nm範圍內的厚度。
參考第3圖，在方法10的操作20處，產生階梯結構131。遮罩層140沉積在記憶堆疊130的頂表面上。遮罩層140可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，遮罩層140包含氮化物。
在一或多個實施例中，階梯結構131暴露第一層106的頂表面135。頂表面135可用於為將形成的字線接觸件提供空間，如下所述。可沉積適合填充材料137以佔據階梯結構131外部的空間。熟習此項技術者將理解，適合填充材料137可為防止相鄰字線之間電短路的任何材料。階梯結構131，其中每條字線具有的寬度小於下方字線的寬度（在圖中自左至右示出）。如「上方」及「下方」之相對術語的使用不應被視為將本揭示案的範疇限制為空間中的物理定向。
參考第4A及4B圖，在操作25處，打開記憶孔通道150通過記憶堆疊130。在一些實施例中，打開記憶孔通道150包含蝕刻通過遮罩層140、記憶堆疊130、共用源極線120且進入基板102。參考第4B圖，其為區域103的展開圖，記憶孔通道150具有延伸通過記憶堆疊130的側壁，此些側壁暴露第二層110的表面138及第一層106的表面139。
犧牲層108具有暴露為記憶孔通道150之側壁的表面122。記憶通道孔150延伸到基板102中一段距離，使得記憶孔通道150的側壁表面112及底部114形成在基板102內。記憶孔通道150的底部114可形成在基板102之厚度內的任何點處。在一些實施例中，記憶孔通道150延伸到基板102中的厚度在基板102之厚度之約10%至約90%的範圍內，或在約20%至約80%的範圍內，或在約30%至約70%的範圍內，或在約40%至約60%的範圍內。在一些實施例中，記憶孔通道150延伸到基板102中的距離大於或等於基板102之厚度的10%、20%、30%、40%、50%、60%、70%或80%。
第5A圖示出操作30，其中使例如氮化層的第二層110選擇性地凹陷通過記憶孔通道150以形成凹陷區域152。第5B圖為第5A圖之區域103的展開圖。在一或多個實施例中，穿過開口150使用經由遠端電漿自包含氧氣(O 2)及三氟化氮(NF 3)的製程氣體形成的反應性物種使例如氮化層的第二層110凹陷。在其他實施例中，穿過開口150使用熱磷(hot phosphorus, HP)使例如氮化層的第二層110凹陷。
第6A及6B圖示出操作35，其中多晶矽層154沉積在記憶孔150中以填充凹陷區域152。第6B圖為區域103的展開圖。多晶矽層154可由熟習此項技術者已知的任何適合方式沉積，包括但不限於原子層沉積(ALD)或化學氣相沉積(CVD)。在一些實施例中，多晶矽層154亦可被稱為沉積賦能層(DEL)。
第7A及7B圖示出操作40，其中使多晶矽層154凹陷以形成凹陷區域155。第7B圖為區域103的展開圖。多晶矽層154自記憶孔通道150的側壁表面112及底部114移除。
第8A及8B圖示出操作45，其中在凹陷區域155中的多晶矽層154上以及共用源極線120之犧牲層108及氧化層104的側壁表面112上以及在記憶孔150的底表面114上選擇性地沉積捕捉層156。第8B圖為區域103的展開圖。在一或多個實施例中，捕捉層156可包含熟習此項技術者已知的任何適合材料。在一些實施例中，捕捉層156包含氮化矽(SiN)。在一或多個實施例中，由原子層選擇性沉積將捕捉層156沉積在氫封端多晶矽層154上。在一或多個實施例中，藉由交替供應二氯矽烷(SiH 2Cl 2)及氨(NH 3)來沉積捕捉層156。不意欲受理論束縛，認為捕捉層156有利地僅形成在多晶矽層154的氫封端表面上而不形成在第一層106的側壁表面上，此係因為不存在位於第一層106之表面上的Si-H x及N-H y鍵。在一或多個實施例中，與使用氨(NH 3)電漿形成的捕捉層相比，捕捉層156具有改進的膜品質。
第9A及9B圖示出操作50，其中過渡層共形地沉積到與捕捉層156相鄰的記憶孔通道150中。第9B圖為區域103的展開圖。電晶體層可由熟習此項技術者已知的任何適合技術形成。在一些實施例中，電晶體層由共形沉積製程形成。在一些實施例中，電晶體層由原子層沉積或化學氣相沉積中的一或多者形成。
在一或多個實施例中，電晶體層的沉積係實質上共形的。如本文所使用的，「實質上共形」的層係指厚度在各處（例如，在側壁的頂部、中部及底部上以及在記憶孔通道150的底部上）大致相同的層。實質上共形的層的厚度變化小於或等於約5%、2%、1%或0.5%。
參考第9B圖，其為區域103的展開圖，在一或多個實施例中，電晶體層包含記憶孔通道150中之隧道氧化層158及隧道氧化層158上的多晶矽通道層160。在一或多個實施例中，隧道氧化層158及多晶矽通道層160沉積在記憶孔通道150中、記憶孔通道150的側壁上或捕捉層156上。
隧道氧化層158及多晶矽通道層160可具有任何適合厚度，這取決於例如記憶孔通道150的尺寸。在一些實施例中，多晶矽層160具有約0.5 nm至約50 nm範圍內，或約0.75 nm至約35 nm範圍內，或約1 nm至約20 nm範圍內的厚度。在一些實施例中，多晶矽層160為連續膜。在一或多個實施例中，多晶矽層160由共形沉積形成在隧道氧化層158上，多晶矽層160具有約1 nm至約20 nm範圍內的厚度。在一或多個實施例中，隨後用介電材料162填充記憶孔通道150。介電材料162可包含熟習此項技術者已知的任何適合介電材料。如本文所使用的，術語「介電材料」係指可在電場中極化的電絕緣體。在一些實施例中，介電材料162包含氧化物、碳摻雜氧化物、二氧化矽(SiO)、多孔二氧化矽(SiO 2)、二氧化矽(SiO)、氮化矽(SiN)、二氧化矽/氮化矽、碳化物、氧碳化物、氮化物、氧氮化物、氧碳氮化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(SiOF)玻璃或有機矽酸鹽玻璃(SiOCH)中的一或多種。
第10A-10C圖示出方法10的操作55，其中位元線墊164形成在遮罩層140中。位元線墊164可為熟習此項技術者已知的任何適合材料，包括但不限於多晶矽。
參考第10B圖，其為區域165的展開圖，在一或多個實施例中，單元165包含多晶矽層154及與填充有隧道氧化層158、多晶矽層160及介電材料162的記憶孔150相鄰的捕捉層156。
參考第10C圖，其為區域167的展開圖，在一或多個實施例中，記憶孔的底部區域包括裏襯在記憶孔150之底部的捕捉層156，而隧道氧化層158與捕捉層156相鄰，多晶矽層160位於隧道氧化層上，且介電材料162填充記憶孔150。
第11圖示出方法10的操作55，其中層間介電質141沉積在遮罩層140及位元線墊164的頂表面上。層間介電質(interlayer dielectric, ILD)141可由熟習此項技術者已知的任何適合技術來沉積。層間介電質141可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，層間介電質141為低-k介電質，其包括但不限於諸如二氧化矽、氧化矽、例如碳摻雜二氧化矽的碳摻雜氧化物(「carbon doped oxide, CDO」)、多孔二氧化矽(SiO 2)、氮化矽(SiN)或其任何組合的材料。雖然術語「氧化矽」可用於描述層間介電質141，但熟習此項技術者將認識到本揭示案不限於特定的化學計量。例如，術語「氧化矽」及「二氧化矽」均可用來描述具有任何合適化學計量比之矽及氧原子的材料。對於本揭示案中列出的其他材料亦係如此，例如氮化矽、氧氮化矽、氧化鋁、氧化鋯及其類似者。
參考第11圖，在方法10的操作55處，記憶堆疊130經狹縫圖案化以形成自層間介電質141之頂表面延伸到共用源極線120之犧牲層108的狹縫圖案開口170。
第12圖示出間隔材料172沉積在狹縫圖案開口170中，且隨後經回蝕使得間隔材料172形成在狹縫圖案開口170的側壁上。間隔材料172可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，間隔材料172包含多晶矽。
第13圖示出方法10的操作60，其中將共用源極線120中之犧牲層108及與犧牲層108直接相鄰的氧化層106移除。犧牲層108可由熟習此項技術者已知的任何適合技術移除，包括但不限於選擇性蝕刻、熱磷酸及其類似者。
第14圖示出多晶矽通道160暴露在共用源極線120接觸上。藉由移除共用源極線120接觸區域中的捕捉層156及隧道氧化層158來暴露多晶矽通道160。
第15圖示出方法10的操作60，其中用多晶矽層176填充共用源極線。多晶矽層176可為摻雜的或未摻雜的。
第16圖示出自狹縫圖案開口170移除間隔材料172。間隔材料172可由熟習此項技術者已知的任何適合方式移除。在一或多個實施例中，間隔材料172由各向同性蝕刻製程（例如使用四甲基氫氧化銨(tetramethyl ammonium hydroxide, TMAH)或其類似者的濕式蝕刻）移除。
第17圖示出方法10的操作65，其中移除一或多個第二層（例如氮化物）110以形成開口177。
第18圖示出操作70，其中在移除一或多個第二層110（例如氮化層）中，第二層110（例如氮化層）的第一側暴露於狹縫圖案開口170，且第二層110（例如氮化層）的第一側經由狹縫圖案開口170暴露於氧化劑，以氧化多晶矽154以形成阻擋氧化層178。
第19圖示出方法10的操作75，其中形成字線。字線包含氧化層180、阻障層182及字線金屬184中的一或多者。氧化層180可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，氧化層包含氧化鋁。阻障層182可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，阻障層182包含氮化鈦(TiN)、氮化鉭(TaN)或其類似者中的一或多者。在一或多個實施例中，字線金屬182包含塊體金屬，此塊體金屬包含銅(Cu)、鈷(Co)、鎢(W)、鋁(Al)、釕(Ru)、銥(Ir)、鉬(Mo)、鉑(Pt)、鉭(Ta)、鈦(Ti)或銠(Rh)中的一或多者。在一或多個實施例中，字線金屬184包含鎢(W)。在其他實施例中，字線金屬184包含釕(Ru)。
第20A-20C圖示出方法10的操作80，其中用填充材料186填充狹縫圖案開口170。第20B圖為區域185的展開圖。第20C圖為區域187的展開圖。填充材料186可為熟習此項技術者已知的任何適合材料。在一或多個實施例中，填充材料186包含介電材料或導體材料中的一或多者。如本文所使用的，術語「介電材料」係指作為可在電場中極化之電絕緣體的材料層。在一或多個實施例中，介電材料包含氧化物、碳摻雜氧化物、氧化矽(SiO)、多孔二氧化矽(SiO 2)、氧化矽(SiO)、氮化矽(SiN)、氧化矽/氮化矽、碳化物、氧碳化物、氮化物、氧氮化物、氧碳氮化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(SiOF)玻璃或有機矽酸鹽玻璃(SiOCH)中的一或多者。
在一或多個實施例中，捕捉層156有利地僅受限於阻擋氧化物178與字線之間。單元到單元干擾及橫向擴散受到有利的抑制。在一或多個實施例中，捕捉層156的選擇性沉積有利地抑制了捕捉層156之形狀及厚度的變化。
第21圖示出方法10的操作85，其中形成字線(word line, W/L)接觸件。字線接觸件235延伸通過記憶堆疊130一段距離，此距離足以終止於字線中之一者。在一或多個實施例中，字線接觸件235可包含熟習此項技術者已知的任何適合材料。在一或多個實施例中，字線接觸件235包含金屬、金屬矽化物、多晶矽、非晶矽或EPI矽中的一或多者。在一或多個實施例中，字線接觸件摻雜有N型摻雜劑或P型摻雜劑以降低接觸電阻。在一或多個實施例中，字線接觸件235的金屬係選自銅(Cu)、鈷(Co)、鎢(W)、鈦(Ti)、鉬(Mo)、鎳(Ni)、釕(Ru)、銀(Ag)、金(Au)、銥(Ir)、鉭(Ta)或鉑(Pt)中的一或多者。
在一或多個實施例中，一種形成電子元件的方法包含自包含交替的第二層及第一層的膜堆疊移除一或多個第一層，此些第一層自此些第一層的第一側移除以留下在第二側由一或多個包含多晶矽層之膜界定的開口，開口具有第一厚度；經由此開口修整相鄰的第二層以將此開口的厚度由第一厚度增加至第二厚度，且將第一第二層厚度減小至小於此第一第二層厚度的第二氧化層厚度；且在此開口中沉積字線替代材料。
本揭示案的附加實施例係關於用於所述記憶元件形成及方法的處理工具900，如第22圖所示。
群集工具900包括至少一個具有複數個側面的中央轉運站921、931。機器人925、935定位在中央轉運站921、931內且經配置為將機器人葉片及晶圓移動到此些側面中的每一者。
群集工具900包含連接到中央轉運站的複數個處理腔室902、904、906、908、910、912、914、916及918，此些處理腔室亦被稱為處理站。各個處理腔室提供與相鄰處理站隔離的單獨處理區域。處理腔室可為任何適合腔室，包括但不限於預清洗腔室、緩衝腔室、移送空間、晶圓定向器/脫氣腔室、低溫冷卻腔室、沉積腔室、退火腔室、蝕刻腔室、選擇性氧化腔室、氧化層薄化腔室或字線沉積腔室。處理腔室及部件的特定配置可視群集工具而變化且不應被視為限製本揭示案的範疇。
在一些實施例中，群集工具900包括氧化層薄化腔室。一些實施例的氧化層薄化腔室包含一或多個氟基乾清洗腔室。在一些實施例中，群集工具900包括連接到中央轉運站的預清洗腔室。
在第22圖所示的實施例中，工廠介面950連接到群集工具900的前部。工廠介面950包括工廠介面950之前部951上的裝載腔室954及卸載腔室956。雖然裝載腔室954示出於左側且卸載腔室956示出於右側，但熟習此項技術者將理解這僅代表一種可能的配置。
裝載腔室954及卸載腔室956的尺寸及形狀可視例如在群集工具900中處理的基板而變化。在所示實施例中，裝載腔室954及卸載腔室956的尺寸經設計成容納晶圓盒，其中複數個晶圓定位在此盒內。
機器人952處於工廠介面950內且可在裝載腔室954與卸載腔室956之間移動。機器人952能夠將晶圓自裝載腔室954中的盒經由工廠介面950移送到裝載閘腔室960。機器人952亦能夠將晶圓自裝載閘腔室962經由工廠介面950移送到卸載腔室956中的盒。如熟習此項技術者將理解的，工廠介面950可具有超過一個機器人952。例如，工廠介面950可具有在裝載腔室954與裝載閘腔室960之間移送晶圓的第一機器人及在裝載閘腔室962與卸載腔室956之間移送晶圓的第二機器人。
所示群集工具900具有第一部分920及第二部分930。第一部分920經由裝載閘腔室960、962連接到工廠介面950。第一部分920包括其中定位有至少一個機器人925的第一移送腔室921。機器人925亦被稱為機器人晶圓傳送機構。第一移送腔室921相對於裝載閘腔室960、962，處理腔室902、904、916、918，及緩衝腔室922、924位於中心。一些實施例的機器人925為能夠一次獨立地移動超過一個晶圓的多臂機器人。在一些實施例中，第一移送腔室921包含超過一個機器人晶圓移送機構。第一移送腔室921中的機器人925經配置為在第一移送腔室921周圍的腔室之間移動晶圓。個別晶圓被承載在位於第一機器人機構遠端的晶圓傳送葉片上。
在第一部分920中處理晶圓之後，晶圓可經由傳遞腔室傳遞到第二部分930。例如，腔室922、924可為單向或雙向傳遞腔室。傳遞腔室922、924可用於例如在第二部分930中處理之前對晶圓進行低溫冷卻，或在移回第一部分920之前允許晶圓冷卻或後處理。
系統控制器990與第一機器人925、第二機器人935、第一複數個處理腔室902、904、916、918及第二複數個處理腔室906、908、910、912、914通信。系統控制器990可為可控制處理腔室及機器人的任何適合部件。例如，系統控制器990可為包括中央處理單元、記憶體、適合電路及儲存器的電腦。
製程大體可作為軟體常式儲存在系統控制器990的記憶體中，當由處理器執行時，此軟體常式使製程腔室進行本揭示案的製程。軟體常式亦可由遠離由處理器控制之硬體的第二處理器（未示出）儲存及/或執行。本揭示案的部分或全部方法亦可在硬體中進行。因此，製程可在軟體中實施且使用電腦系統在如例如特定應用積體電路或其他類型之硬體實現方案或如軟體及硬體之組合的硬體中執行。當由處理器執行時，軟體常式將通用電腦轉換為控制腔室操作從而進行製程的專用電腦（控制器）。
在一些實施例中，系統控制器990具有控制選擇性沉積腔室以在約400℃至約900℃範圍內的溫度下在氫(H 2)氣及氧(O 2)氣氣氛中在環境壓力下在晶圓上選擇性沉積捕捉層的配置。
在一或多個實施例中，一種處理工具包含：包含經配置為移動晶圓之機器人的中央轉運站；複數個處理站，每個處理站連接到此中央轉運站且提供與相鄰處理站的處理區域分開的處理區域，此些處理站包含捕捉層選擇性沉積腔室；以及連接到此中央轉運站及此些處理站的控制器，此控制器經配置為啟動此機器人以在處理站之間移動此晶圓，且控制在此些處理站中的每一者中發生的製程。
在描述本文所討論之材料及方法的上下文中（尤其在以下發明申請專利範圍的上下文中），術語「一(a)」及「一(an)」及「此/該(the)」及類似代表的使用被解釋為涵蓋單數及複數，除非本文另有指示或與上下文明顯矛盾。除非在本文中另有指示，否則本文對數值範圍的引用僅旨在用作個別提及落入此範圍內之每個單獨值的簡單方法，且將每個單獨值併入本說明書中，如同其在本文中經個別引用一般。除非本文另有指示或與上下文明顯矛盾，否則本文所述的所有方法可以任何適合次序進行。除非另有主張，否則本文提供之任何及所有實例或例示性語言（例如，「諸如」）的使用僅旨在更好地說明材料及方法且不對範疇構成限制。本說明書中的任何語言均不應被解釋為指示對於所揭示材料及方法的實踐必不可少的任何未主張元素。
在整個說明書中，對「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」的提及意謂結合實施例描述的特定特徵、結構、材料或特性包含在本揭示案的至少一個實施例中。因此，諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的片語在貫穿本說明書之各個地方的出現不一定係指本揭示案的相同實施例。此外，特定特徵、結構、材料或特性可在一或多個實施例中以任何適合方式組合。
儘管已參考特定實施例描述了本文的揭示案，但應當理解，這些實施例僅為對本揭示案之原理及應用的說明。對於熟習此項技術者將顯而易見的是，在不脫離本揭示案的精神及範疇的情況下，可對本揭示案的方法及裝置進行各種修改及變化。因此，本揭示案旨在包括處於隨附發明申請專利範圍及其等效物的範疇內的修改及變化。
10:方法 15:操作 20:操作 25:操作 30:操作 35:操作 40:操作 45:操作 50:操作 55:操作 60:操作 65:操作 70:操作 75:操作 80:操作 85:操作 100:記憶元件/電子元件 102:基板 103:區域 104:多晶矽層/氧化層 106:氧化層/第一層 108:犧牲層 110:第二層 112:記憶堆疊/側壁表面 114:底部/底表面 120:共用源極線 122:表面 130:記憶堆疊 131:階梯結構 135:頂表面 137:填充材料 138:表面 139:表面 140:遮罩層 141:層間介電質 150:記憶孔通道/開口 152:凹陷區域 154:多晶矽層 155:凹陷區域 156:捕捉層 158:隧道氧化層 160:多晶矽通道層 162:介電材料 164:位元線墊 165:區域/單元 167:區域 170:狹縫圖案開口 172:間隔材料 176:多晶矽層 177:開口 178:阻擋氧化層 180:氧化層 182:阻障層 184:字線金屬 185:區域 186:填充材料 187:區域 235:字線接觸件 900:處理工具/群集工具 902:處理腔室 904:處理腔室 906:處理腔室 908:處理腔室 910:處理腔室 912:處理腔室 914:處理腔室 916:處理腔室 918:處理腔室 920:第一部分 921:中央轉運站/第一移送腔室 922:緩衝腔室/傳遞腔室 924:緩衝腔室/傳遞腔室 925:機器人 930:第二部分 931:中央轉運站 935:機器人 950:工廠介面 952:機器人 954:裝載腔室 956:卸載腔室 960:裝載閘腔室 962:裝載閘腔室 990:系統控制器 992:CPU 994:記憶體 996:I/O 998:電路
為了能夠詳細理解本揭示案的上述特徵，可藉由參考實施例對以上簡要概述的本揭示案進行更具體的描述，此些實施例中一些在隨附圖式中示出。然而，應當注意，隨附圖式僅示出本揭示案的典型實施例，且因此不應被認為係對其範疇的限制，此係因為本揭示案可允許其他同樣有效的實施例。本文描述的實施例在隨附圖式的諸圖中由實例而非限制的方式示出，此些隨附圖式中相同的元件符號指示相同的元件。
第1圖根據本文描述的實施例示出形成記憶元件之方法的製程流程圖；
第2圖根據一或多個實施例示出具有記憶堆疊之電子元件的橫截面圖；
第3圖根據一或多個實施例示出在形成記憶堆疊的階梯圖案之後的電子元件的橫截面圖。
第4A圖根據一或多個實施例示出電子元件的橫截面圖；
第4B圖根據多個實施例中之一者示出第4A圖之基板之區域103的展開圖；
第5A圖根據一或多個實施例示出電子元件的橫截面圖；
第5B圖根據一或多個實施例示出區域103的展開圖；
第6A圖根據一或多個實施例示出電子元件的橫截面圖；
第6B圖根據一或多個實施例示出區域103的展開圖；
第7A圖根據一或多個實施例示出電子元件的橫截面圖；
第7B圖根據一或多個實施例示出區域103的展開圖；
第8A圖根據一或多個實施例示出電子元件的橫截面圖；
第8B圖根據一或多個實施例示出區域103的展開圖；
第9A圖根據一或多個實施例示出電子元件的橫截面圖；
第9B圖根據一或多個實施例示出區域103的展開圖；
第10A圖根據一或多個實施例示出電子元件的橫截面圖；
第10B圖根據一或多個實施例示出區域165的展開圖；
第10C圖根據一或多個實施例示出區域167的展開圖；
第11圖根據一或多個實施例示出電子元件的橫截面圖；
第12圖根據一或多個實施例示出電子元件的橫截面圖；
第13圖根據一或多個實施例示出電子元件的橫截面圖；
第14圖根據一或多個實施例示出電子元件的橫截面圖；
第15圖根據一或多個實施例示出電子元件的橫截面圖；
第16圖根據一或多個實施例示出電子元件的橫截面圖；
第17圖根據一或多個實施例示出電子元件的橫截面圖；
第18圖根據一或多個實施例示出電子元件的橫截面圖；
第19圖根據一或多個實施例示出電子元件的橫截面圖；
第20A圖根據一或多個實施例示出電子元件的橫截面圖；
第20B圖根據一或多個實施例示出區域185的展開圖；
第20C圖根據一或多個實施例示出區域187的展開圖；
第21圖根據一或多個實施例示出電子元件的橫截面圖；以及
第22圖根據一或多個實施例示出群集工具。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:基板
104:多晶矽層/氧化層
106:氧化層/第一層
156:捕捉層
158:隧道氧化層
160:多晶矽通道層
162:介電材料
176:多晶矽層
187:區域

Claims (20)

  1. 一種形成一電子元件的方法，該方法包含以下步驟： 在包含一第一材料層及一第二材料層之交替層的一記憶堆疊中形成一開口，該記憶堆疊位於一共用源極線上； 經由該開口使該第二材料層凹陷以形成一第一凹陷區域； 在該第一凹陷區域的一表面上形成一沉積賦能層(DEL)； 使該沉積賦能層(DEL)凹陷以形成一第二凹陷區域；以及 在該第二凹陷區域中選擇性地沉積一捕捉層。
  2. 如請求項1所述之方法，其中該些第一材料層包含氧化層，且其中該些第二材料層包含氮化層。
  3. 如請求項2所述之方法，其中該些第一層包含氧化矽，且該些第二層包含氮化矽。
  4. 如請求項1所述之方法，其中該捕捉層包含氮化矽，且該沉積賦能層(DEL)包含多晶矽。
  5. 如請求項1所述之方法，其進一步包含以下步驟：在該捕捉層上的該開口中沉積一或多個電晶體層。
  6. 如請求項5所述之方法，其中該電晶體層包含一隧道氧化層、一多晶矽通道層及一介電材料中的一或多者。
  7. 如請求項5所述之方法，其進一步包含以下步驟：在該電晶體層上形成一位元線墊。
  8. 如請求項5所述之方法，其進一步包含以下步驟：形成穿過該記憶堆疊的一狹縫圖案開口。
  9. 如請求項8所述之方法，其進一步包含以下步驟：在該狹縫圖案開口中形成一間隔材料。
  10. 如請求項9所述之方法，其中該共用源極線包含一犧牲層、一氧化層及一多晶矽層中的一或多者。
  11. 如請求項10所述之方法，其進一步包含以下步驟：移除該犧牲層以形成一共用源極線開口及暴露該共用源極線開口中的該多晶矽通道層。
  12. 如請求項11所述之方法，其進一步包含以下步驟： 填充該共用源極線開口； 移除該間隔材料； 移除該第二材料層；以及 氧化該多晶矽層以形成一阻擋氧化層。
  13. 如請求項12所述之方法，其進一步包含以下步驟：形成該字線及用一填充材料填充該狹縫圖案開口。
  14. 如請求項13所述之方法，其中該字線包含一氧化層、一阻障層及一字線金屬中的一或多者。
  15. 如請求項13所述之方法，其進一步包含以下步驟：形成與該字線電連通的字線接觸件。
  16. 一種非揮發性記憶元件，其包含： 包含一記憶單元及一記憶孔的一記憶堆疊， 該記憶單元包含一閘極、一通道層及受限於該閘極與該通道層之間的一捕捉層，且 該記憶孔延伸穿過該記憶堆疊且具有一第一部分及一第二部分，該第二部分包含一共用源極層，其中該捕捉層位於該共用源極層的一側壁上。
  17. 如請求項16所述之元件，其中該捕捉層包含氮化矽。
  18. 如請求項16所述之元件，其中該記憶堆疊包含交替的第一材料層及字線。
  19. 如請求項18所述之元件，其中該些第一材料層包含氧化層，且該些字線包含一氧化物、一阻障材料及一字線金屬中的一或多者。
  20. 一種處理工具，其包含： 包含配置為移動一晶圓之一機器人的一中央轉運站； 複數個處理站，每個處理站連接到該中央轉運站且提供與相鄰處理站的處理區域分離的一處理區域，該些處理站包含一捕捉層選擇性沉積腔室；以及 連接到該中央轉運站及該些處理站的一控制器，該控制器經配置為啟動該機器人以在處理站之間移動該晶圓，且控制在該些處理站之每一者中發生的一製程。
TW110122089A 2020-06-19 2021-06-17 形成電子元件的方法 TWI851903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063041268P 2020-06-19 2020-06-19
US63/041,268 2020-06-19

Publications (2)

Publication Number Publication Date
TW202213744A true TW202213744A (zh) 2022-04-01
TWI851903B TWI851903B (zh) 2024-08-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805315B (zh) * 2022-04-11 2023-06-11 旺宏電子股份有限公司 半導體結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805315B (zh) * 2022-04-11 2023-06-11 旺宏電子股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20240206172A1 (en) 2024-06-20
US11930637B2 (en) 2024-03-12
WO2021257489A1 (en) 2021-12-23
KR20210157350A (ko) 2021-12-28
US20210399011A1 (en) 2021-12-23
CN116058095A (zh) 2023-05-02
JP2023531202A (ja) 2023-07-21

Similar Documents

Publication Publication Date Title
US11587796B2 (en) 3D-NAND memory cell structure
JP7443393B2 (ja) ３ｄ－ｎａｎｄモールド
US20240206172A1 (en) Confined charge trap layer
WO2023014775A1 (en) Selective silicide deposition for 3-d dram
TWI851903B (zh) 形成電子元件的方法
US20230164993A1 (en) Nand cell structure with charge trap cut
US20230040627A1 (en) Selection gate structure and fabrication method for 3d memory
US20240315025A1 (en) Selection gate structure and fabrication method for 3d nand
US20220319601A1 (en) Selection gate separation for 3d nand
TWI837494B (zh) 用於3d nand之選擇閘極隔離
US20220367560A1 (en) Poly-silicon based word line for 3d memory