JPH03142925A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03142925A
JPH03142925A JP28237489A JP28237489A JPH03142925A JP H03142925 A JPH03142925 A JP H03142925A JP 28237489 A JP28237489 A JP 28237489A JP 28237489 A JP28237489 A JP 28237489A JP H03142925 A JPH03142925 A JP H03142925A
Authority
JP
Japan
Prior art keywords
insulator
layer
tungsten
contact hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28237489A
Other languages
English (en)
Inventor
Yoshikazu Eguchi
芳和 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28237489A priority Critical patent/JPH03142925A/ja
Publication of JPH03142925A publication Critical patent/JPH03142925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は、半導体装置における配線の接続方法に関する
。 [従来の技術] 従来の半導体装置の製造方法では、第2図(a)のよう
にN°拡散層202が形成されている半導体基板201
上に眉間絶縁l1203を形成した後、第2図(b)の
ようにフォトリソ技術およびエツチング法により眉間絶
縁膜203にコンタクトホールを開孔し、気相成長法に
よりコンタクトホール内に選択的にタングステン204
を形成してから、第2図(C)のように金属配線205
を形成していた。
〔課題を解決するための手段〕
本発明は、半導体基板の上方に形成された第1の絶縁体
上に、前記第1の絶縁体とは異なるコンタクトホール内
にタングステンを形成する工程、前記コンタクトホール
内にタングステン上に予めコンタクトホールとなるよう
に設計された領域に形成されたフォトレジストをマスク
として、前記第1の絶縁体、前記コンタクトホール内に
タングステンをエツチングしてコンタクトホールを形成
する工程、前記コンタクトホール内にタングステンを形
成する工程、 前記コンタクトホール内にタングステンを形成する工程
、 前記コンタクトホール内にタングステン上に、導電体層
を形成する工程、 前記第2の絶縁体上に予め配線となるように設計された
領域に形成されたフォトレジストをマスクとして、前記
導電体層をエツチングし、配線を形成する工程、よりな
ることを特徴とする。
【実施例】
本発明である半導体装置の製造方法は、基本約1;は第
1図(a)〜(f)に示される製造方法である。 101はシリコン基板、102は不純物拡散層、103
はシリコン窒化膜、104シリコン酸化膜である。10
5は不純物拡散層上方にのみ堆積しているタングステン
、106は導電体層であるアルミ・銅合金層である。 以下に、本発明の実施例を第1図の工程断面図に従って
、工程の詳細を順に説明する。 まず、第1図(a)のようにシリコン基板101上に、
予め拡散層となるように設計された領域に形成されたフ
ォトレジストをマスクとして、イオン打ち込み法により
、リンイオンを打ち込んでN゛拡散層102を形成する
。 次に、第1図(b)のように; 気相成長法によって、
シリコン窒化膜103を4000人、シリコン酸化膜1
04を2000人、この順に堆積して2層構造を持った
層間絶縁膜を形成する′。シリコン窒化l!103はソ
ースガスにアンモニアとジクロルシランを用い、シリコ
ン酸化[1104はモノシランと酸素を用いた。 次に、第1図(C)のようにコンタクトホールとなるよ
うに設計された領域に形成されたフォトレジストをマス
クとして、シリコン窒化膜103とシリコン酸化j11
04をエツチングすることにより、N0拡散1!102
とのコンタクトホールを形成する。エツチングガスは、
シリコン窒化j1103に対してはCH2F 2を用い
、シリコン酸化膜104に対してはCHF 3を用いた
。 次に、第1図(d)に示すように、気相成長法により、
WFaをソースガスとしてタングステン105を400
0人形成する。このときタングステン105はN゛拡散
層上に選択的に成長するが、シリコン酸化[1104上
にも、わずかに島状のタングステンが成長し、シリコン
酸化膜104の表面には凹凸が生じる。 次に、第1図(e)のように、弗酸を用いたウェットエ
ツチングにより、表面に凹凸を持つシリコン酸化膜10
4を除去して、シリコン窒化膜103の平坦な表面を露
出させる。このとき、コンタクトホールの上部において
は、タングステン10−5とシリコン窒化膜103の間
に段差はない。 次に、第1図(f)のように、スパッター法により、シ
リコン窒化11103の上方にアルミ・銅合金層106
を8000人形成する。シリコン窒化膜103上には島
状タングステンによる凹凸がないので、アルミ・銅合金
層106は平坦な膜となる。その後、予め配線となるよ
うに設計された領域に形成されたフォトレジストをマス
クとしてアルミ・銅合金層106をエツチングして配線
が完成する。 以上、リンを不純物として含むN0拡散層とのコンタク
トホールを例にとって、本発明の例を説明してきたが、
拡散層に含まれる不純物は何でも良く、また不純物を含
まないシリコン基板とのコンタクトホールにおいても同
様の効果が期待できる。 さらに、上記実施例ではシリコン窒化膜、シリコン酸化
膜の順に堆積した眉間絶縁膜を例として説明したが、こ
の他にも、例えばシリコン酸化膜、シリコン窒化膜の順
に堆積した眉間絶縁膜でもかまわない。 〔発明の効果〕 以上述べた本発明によれば、コンタクトホール上部にお
いて、配線の良好な被覆性を確保できると同時に、平坦
な層間絶縁膜上に配線を形成できるので、配線の短絡や
断線が防止でき、高い信頼性を持つ半導体装置を製造で
きる。
【図面の簡単な説明】
第1図(a)〜(f)は、本発明の半導体装置の製造方
法を示す工程断面図。 第2図(a)〜(C)は、従来の半導体装置の製造方法
を示す工程断面図。 101.201   半導体基板 102.202   N’拡散層 103      窒化珪素膜 104.203  酸化珪素膜(層間絶縁膜)105.
204  タングステン

Claims (1)

  1. 【特許請求の範囲】  半導体基板の上方に形成された第1の絶縁体上に、前
    記第1の絶縁体とは異なる第2の絶縁体を形成する工程
    、 前記第2の絶縁体上に予めコンタクトホールとなるよう
    に設計された領域以外に形成されたフォトレジストをマ
    スクとして、前記第1の絶縁体、前記第2の絶縁体をエ
    ッチングしてコンタクトホールを形成する工程、 前記コンタクトホール内にタングステンを形成する工程
    、 前記第2の絶縁体をエッチングして除去する工程、 前記第2の絶縁体上に、導電体層を形成する工程、 前記導電体層上に予め配線となるように設計された領域
    に形成されたフォトレジストをマスクとして、前記導電
    体層をエッチングし、配線を形成する工程、 よりなることを特徴とする半導体装置の製造方法。
JP28237489A 1989-10-30 1989-10-30 半導体装置の製造方法 Pending JPH03142925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28237489A JPH03142925A (ja) 1989-10-30 1989-10-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28237489A JPH03142925A (ja) 1989-10-30 1989-10-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03142925A true JPH03142925A (ja) 1991-06-18

Family

ID=17651572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28237489A Pending JPH03142925A (ja) 1989-10-30 1989-10-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03142925A (ja)

Similar Documents

Publication Publication Date Title
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPH0923001A (ja) 半導体装置の製造方法
JPH03142925A (ja) 半導体装置の製造方法
JP3021711B2 (ja) 半導体集積回路の製造方法
JPS61140133A (ja) 半導体装置の製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JPS6362352A (ja) 半導体装置の製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPH0682628B2 (ja) 半導体装置の製造方法
JPH03148116A (ja) 半導体装置の製造方法
JPH03151639A (ja) 半導体装置の製造方法
JPH01155641A (ja) 半導体集積回路装置
JPS5968950A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH06236931A (ja) 配線構造及びその製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH01241845A (ja) 半導体装置の製造方法
JPS6047445A (ja) 半導体装置の製造方法
JPS5854636A (ja) 半導体装置の製造方法
JPH03148115A (ja) 半導体装置の製造方法
JPH02244626A (ja) 半導体装置及びその製造方法
JPS63257249A (ja) 半導体装置の製造方法
JPH06232277A (ja) 半導体装置の製造方法
JP2000031271A (ja) 多層配線の半導体装置の製造方法