JP2750737B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2750737B2 JP2750737B2 JP13148889A JP13148889A JP2750737B2 JP 2750737 B2 JP2750737 B2 JP 2750737B2 JP 13148889 A JP13148889 A JP 13148889A JP 13148889 A JP13148889 A JP 13148889A JP 2750737 B2 JP2750737 B2 JP 2750737B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- etching
- upper electrode
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば、ハイパワー・リミッタなどに用い
るPINダイオードのように、メサ構造で、上部電極がオ
ーミック蒸着金属膜に厚く金属めっきをしたヒートシン
ク構造の半導体装置の製造方法に関する。
るPINダイオードのように、メサ構造で、上部電極がオ
ーミック蒸着金属膜に厚く金属めっきをしたヒートシン
ク構造の半導体装置の製造方法に関する。
第２図にメサ型PINダイオードの一例の構造を示す。
図において１は上部Ｐ領域層、２は下部Ｎ領域層、３
は上部Ｐ領域層１と下部Ｎ領域層２との間に形成された
高抵抗領域層、４は上部電極、５は下部電極、６はパッ
シベーションSiO2膜である。
は上部Ｐ領域層１と下部Ｎ領域層２との間に形成された
高抵抗領域層、４は上部電極、５は下部電極、６はパッ
シベーションSiO2膜である。
Ｐ領域層１、高抵抗領域層３、Ｎ領域層２からなる積
層のメサ構造シリコン層の上部、下部表面にオーミック
蒸着金属膜の電極4,5が設けられ、メサエッチング側面
がパッシベーションSiO2膜６で覆われている。
層のメサ構造シリコン層の上部、下部表面にオーミック
蒸着金属膜の電極4,5が設けられ、メサエッチング側面
がパッシベーションSiO2膜６で覆われている。
ハイパワー・リミッタに用いる場合は、耐電力性が優
れたものが望まれ、そのために、上部電極４を、厚くし
て（10μｍ程度）ヒートシンク構造にする必要がある。
れたものが望まれ、そのために、上部電極４を、厚くし
て（10μｍ程度）ヒートシンク構造にする必要がある。
上部電極４を厚くする手段として、従来、下記のよう
な方法が採られてきた。
な方法が採られてきた。
（１）メサ溝を形成した後、上部電極の金属めっきをす
る。
る。
（２）上部電極の金属めっきをした後、メサ溝を形成す
る。
る。
上記（１）の方法では、第３図に示すように、めっき
金属層７の周辺部にたれ部分7aができ、浮遊容量が増加
し、また、メサエッチング側面に放電破壊が起こり易く
なるという問題があった。
金属層７の周辺部にたれ部分7aができ、浮遊容量が増加
し、また、メサエッチング側面に放電破壊が起こり易く
なるという問題があった。
また、上記（２）の方法では、めっき金属層７の金属
とシリコンのエッチング液である弗酸、硝酸、酢酸の混
合液の接触によるシリコンの電触エッチングが生じ、異
常な溶解が起こり、第４図に示すように、メサエッチン
グ側面部８の形状が不安定なものとなり、容量がばらつ
くという問題があった。
とシリコンのエッチング液である弗酸、硝酸、酢酸の混
合液の接触によるシリコンの電触エッチングが生じ、異
常な溶解が起こり、第４図に示すように、メサエッチン
グ側面部８の形状が不安定なものとなり、容量がばらつ
くという問題があった。
本発明は上記問題を解消するためになされたもので、
浮遊容量が増加したり、メサ側面で放電破壊が起こった
り、容量がばらついたりすることのないメサ構造で上部
電極がヒートシンク構造の半導体装置の製造方法を提供
することを目的とする。
浮遊容量が増加したり、メサ側面で放電破壊が起こった
り、容量がばらついたりすることのないメサ構造で上部
電極がヒートシンク構造の半導体装置の製造方法を提供
することを目的とする。
本発明は、所定の積層構造に形成したシリコン層の上
部表面にSiO2膜を形成し、該SiO2膜に開口を設けること
で、上部電極の蒸着金属膜を周辺部が一定幅上記SiO2膜
に重なる形状にパターニングし、この段階で金属めっき
をしてヒートシンク構造に形成し、再び表面一面にSiO2
膜を形成し、表面のSiO2膜を選択エッチングで上部電極
に重なる部分と該部分の周辺部の一定幅部分のみを残し
て除去し、残したSiO2膜をマスクにして反応性イオンエ
ッチングによりメサエッチングを行なうものである。
部表面にSiO2膜を形成し、該SiO2膜に開口を設けること
で、上部電極の蒸着金属膜を周辺部が一定幅上記SiO2膜
に重なる形状にパターニングし、この段階で金属めっき
をしてヒートシンク構造に形成し、再び表面一面にSiO2
膜を形成し、表面のSiO2膜を選択エッチングで上部電極
に重なる部分と該部分の周辺部の一定幅部分のみを残し
て除去し、残したSiO2膜をマスクにして反応性イオンエ
ッチングによりメサエッチングを行なうものである。
以下、第１図（ａ），（ｂ），（ｃ），（ｄ）によっ
て本発明の製造方法について説明する。
て本発明の製造方法について説明する。
所定の積層構造に形成したシリコン層10の上部表面に
SiO2膜11を形成し、SiO2膜11に選択エッチングにより開
口を設け、金属膜を蒸着し、蒸着した金属膜をパターニ
ングして周辺部が一定幅SiO2膜11に重なるオーミック蒸
着金属膜４を形成し、この金属膜４に厚く（10μｍ程
度）金属めっき７をしてヒートシンク構造の上部電極を
形成する〔図（ａ）〕。
SiO2膜11を形成し、SiO2膜11に選択エッチングにより開
口を設け、金属膜を蒸着し、蒸着した金属膜をパターニ
ングして周辺部が一定幅SiO2膜11に重なるオーミック蒸
着金属膜４を形成し、この金属膜４に厚く（10μｍ程
度）金属めっき７をしてヒートシンク構造の上部電極を
形成する〔図（ａ）〕。
次に、表面全面にSiO2膜12を形成し、表面のSiO2膜1
1,12を選択エッチングでめっき金属層７に重なる部分と
この部分の周辺部の一定幅部分のみを残して除去する
〔図（ｂ）〕。
1,12を選択エッチングでめっき金属層７に重なる部分と
この部分の周辺部の一定幅部分のみを残して除去する
〔図（ｂ）〕。
残ったSiO2膜11,12をマスクにして反応性イオンエッ
チング（RIE）によりシリコン層10のメサエッチングを
行なう。このときSiO2膜11,12がめっき金属膜７を覆っ
ているため、めっき金属層７のAuがRIEシリコン層10表
面に再付着して、シリコン層10のRIE面が荒れるような
ことがなく、また、RIEでは、弗酸、硝酸、酢酸の混合
液によるエッチングと違い、電触エッチングが起こらな
いので、メサ形状は安定し、容量がばらつくことがな
い。
チング（RIE）によりシリコン層10のメサエッチングを
行なう。このときSiO2膜11,12がめっき金属膜７を覆っ
ているため、めっき金属層７のAuがRIEシリコン層10表
面に再付着して、シリコン層10のRIE面が荒れるような
ことがなく、また、RIEでは、弗酸、硝酸、酢酸の混合
液によるエッチングと違い、電触エッチングが起こらな
いので、メサ形状は安定し、容量がばらつくことがな
い。
次に、めっき金属層７を覆うSiO2膜11,12をエッチン
グ除去すると、ヒートシンク構造の上部電極の形成が終
了する〔図（ｄ）〕。
グ除去すると、ヒートシンク構造の上部電極の形成が終
了する〔図（ｄ）〕。
上記方法によると、めっき金属層７の周辺部にたれ部
分が発生することがなく、浮遊容量が増加したり、メサ
エッチング側面に放電破壊が発生し易くなるということ
がない。
分が発生することがなく、浮遊容量が増加したり、メサ
エッチング側面に放電破壊が発生し易くなるということ
がない。
また、蒸着金属膜４に十分厚く金属めっきをしても、
障害が起こることがないので、十分な耐電力性を持たせ
ることができる。
障害が起こることがないので、十分な耐電力性を持たせ
ることができる。
以上説明したように、本発明によれば、浮遊容量が増
加したり、放電破壊が起こり易くなったりすることがな
く、容量がばらつくようになることもなく、耐電力性の
優れたメサ型半導体装置が得られる。
加したり、放電破壊が起こり易くなったりすることがな
く、容量がばらつくようになることもなく、耐電力性の
優れたメサ型半導体装置が得られる。
第１図（ａ），（ｂ），（ｃ），（ｄ）は本発明の製造
方法を示す説明図、第２図はメサ型PINダイオードの一
例の構造を示す説明図、第３図，第４図はそれぞれ従来
のメサ型PINダイオードのヒートシンク構造の上部電極
の例を示す説明図である。 ４…蒸着金属膜、７…めっき金属層、10…シリコン層、
11,12…SiO2膜 なお図中同一符号は同一または相当する部分を示す。
方法を示す説明図、第２図はメサ型PINダイオードの一
例の構造を示す説明図、第３図，第４図はそれぞれ従来
のメサ型PINダイオードのヒートシンク構造の上部電極
の例を示す説明図である。 ４…蒸着金属膜、７…めっき金属層、10…シリコン層、
11,12…SiO2膜 なお図中同一符号は同一または相当する部分を示す。
Claims (1)
- 【請求項１】メサ構造で、上部電極がオーミック蒸着金
属膜に厚く金属めっきをしたヒートシンク構造の半導体
装置の製造方法において、 所定の積層構造に形成したシリコン層の上部表面にSiO2
膜を形成し、該SiO2膜に選択エッチングにより開口を設
け、金属膜を蒸着し、蒸着した金属膜をパターニングし
て周辺部が一定幅上記SiO2膜に重なる上部電極のオーミ
ック蒸着金属膜を形成し、該蒸着金属膜に厚く金属めっ
きをしてヒートシンク構造の上部電極を形成し、再び表
面にSiO2膜を形成し、表面のSiO2膜を選択エッチングで
上記上部電極に重なる部分と該部分の周辺部の一定幅部
分のみを残して除去し、残ったSiO2膜をマスクにして反
応性イオンエッチングによりシリコン層のメサエッチン
グを行ない、メサエッチング後残ったSiO2膜をエッチン
グ除去する工程順に上部電極の形成とメサエッチングを
行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148889A JP2750737B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148889A JP2750737B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310967A JPH02310967A (ja) | 1990-12-26 |
| JP2750737B2 true JP2750737B2 (ja) | 1998-05-13 |
Family
ID=15059166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13148889A Expired - Lifetime JP2750737B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750737B2 (ja) |
-
1989
- 1989-05-26 JP JP13148889A patent/JP2750737B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02310967A (ja) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS628943B2 (ja) | ||
| JPH01128545A (ja) | 半導体装置 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH02281757A (ja) | 半導体装置 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS6025255A (ja) | 半導体装置の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS61232625A (ja) | 半導体装置の製造方法 | |
| JPS628947B2 (ja) | ||
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH07130748A (ja) | 半導体装置およびその製造方法 | |
| JPS63287037A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPH01135047A (ja) | 半導体装置の製造方法 | |
| JPH0454374B2 (ja) | ||
| JPH0546708B2 (ja) | ||
| JP2003045746A (ja) | 薄膜コンデンサ |