JPH03241864A - マイクロ波集積回路用キャパシタ - Google Patents
マイクロ波集積回路用キャパシタInfo
- Publication number
- JPH03241864A JPH03241864A JP2040660A JP4066090A JPH03241864A JP H03241864 A JPH03241864 A JP H03241864A JP 2040660 A JP2040660 A JP 2040660A JP 4066090 A JP4066090 A JP 4066090A JP H03241864 A JPH03241864 A JP H03241864A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- metal layer
- base metal
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000010953 base metal Substances 0.000 claims abstract description 35
- 230000005684 electric field Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロ波集積回路用キャパシタに関し、特
にM I M (Metal In5ulator M
etal)キャパシタの構造の改良に関するものである
。
にM I M (Metal In5ulator M
etal)キャパシタの構造の改良に関するものである
。
第6図(dlは、従来のマイクロ波集積回路に用いられ
るMIMキャパシタを示す断面図であり、図において1
は誘電体基板又は半絶縁性半導体基板、2は該基板l上
に形成されたMIMキャパシタの下地の電極となる下地
金属層、3は該下地金属層2上に形成されたMIMキャ
パシタの絶縁膜、4は上記下地金属層2上に該絶縁膜3
を介して形成されたMIMキャパシタの上地の電極とな
る上地金属層である。
るMIMキャパシタを示す断面図であり、図において1
は誘電体基板又は半絶縁性半導体基板、2は該基板l上
に形成されたMIMキャパシタの下地の電極となる下地
金属層、3は該下地金属層2上に形成されたMIMキャ
パシタの絶縁膜、4は上記下地金属層2上に該絶縁膜3
を介して形成されたMIMキャパシタの上地の電極とな
る上地金属層である。
第6図(d)に示したMIMキャパシタはMIMキャパ
シタの下地金属層2とMIMキャパシタの上地金属層4
の間に絶縁膜3を挟み込んだ構造になっており、その容
量は、面積の小さい方の上地金属層4の面積と、絶縁膜
3の膜厚及び誘電率とによって決定される。
シタの下地金属層2とMIMキャパシタの上地金属層4
の間に絶縁膜3を挟み込んだ構造になっており、その容
量は、面積の小さい方の上地金属層4の面積と、絶縁膜
3の膜厚及び誘電率とによって決定される。
第6図(dlに示したMrMキャパシタの製造方法につ
いて説明する。
いて説明する。
まず、第6図(a)に示す様に誘電体基板又は半絶縁性
半導体基板1上に蒸着−リフトオフやスパッタリングと
エツチング等でMIMキャパシタ下地金属層2をパター
ン形成する0次に第6図(′b)に示す様に、MIMキ
ャパシタの絶縁膜3をプラズマCVD等の方法で被着す
る。最後に、第6図(C)に示す様にフォトレジスト5
でパターニングし、MIMキャパシタの上地金属層4a
を蒸着し、その後リフトオフすることで、第6図(d)
に示す従来型のMIMキャパシタを作製する。
半導体基板1上に蒸着−リフトオフやスパッタリングと
エツチング等でMIMキャパシタ下地金属層2をパター
ン形成する0次に第6図(′b)に示す様に、MIMキ
ャパシタの絶縁膜3をプラズマCVD等の方法で被着す
る。最後に、第6図(C)に示す様にフォトレジスト5
でパターニングし、MIMキャパシタの上地金属層4a
を蒸着し、その後リフトオフすることで、第6図(d)
に示す従来型のMIMキャパシタを作製する。
従来のマイクロ波集積回路用キャパシタは、以上のよう
に槽底されているので、MIMの上地金属層4の端部が
とがった形状をしている。このため従来のキャパシタに
電圧を加えると第6図(e)に示す様に上地金属層4の
端部Aに電界が集中しこの部分からMIMキャパシタが
破壊するという問題点があった。ここでBは電界集中の
結果絶縁破壊した部分を示している。
に槽底されているので、MIMの上地金属層4の端部が
とがった形状をしている。このため従来のキャパシタに
電圧を加えると第6図(e)に示す様に上地金属層4の
端部Aに電界が集中しこの部分からMIMキャパシタが
破壊するという問題点があった。ここでBは電界集中の
結果絶縁破壊した部分を示している。
この発明は上記のような問題点を解消するためになされ
たもので、キャパシタ容量を決定している側の電極金属
層の端部での電界集中を防止でき、これによりMIMキ
ャパシタの破壊を防止することができるマイクロ波集積
回路用キャパシタを得ることを目的とする。
たもので、キャパシタ容量を決定している側の電極金属
層の端部での電界集中を防止でき、これによりMIMキ
ャパシタの破壊を防止することができるマイクロ波集積
回路用キャパシタを得ることを目的とする。
この発明に係るマイクロ波集積回路用キャパシタは、下
地及び上地金属電極層と該両金属電極層間の絶縁膜とか
らなるキャパシタの積層構造を、キャパシタ容量を決定
する側の金at極層の端部での電界集中が緩和される構
造としたものである。
地及び上地金属電極層と該両金属電極層間の絶縁膜とか
らなるキャパシタの積層構造を、キャパシタ容量を決定
する側の金at極層の端部での電界集中が緩和される構
造としたものである。
(作用〕
この発明においては、下地及び上地金属電極層と該両金
属電極層間の絶縁膜とからなるキャパシタの積層構造を
、キャパシタ容量を決定する側の金属電極層の端部での
電界集中が緩和される構造としたから、キャパシタに電
圧を加えても、上記金属電極層端部で電界の集中が生じ
ることはなく、該電極層端部での絶縁破壊を防止するこ
とができる。
属電極層間の絶縁膜とからなるキャパシタの積層構造を
、キャパシタ容量を決定する側の金属電極層の端部での
電界集中が緩和される構造としたから、キャパシタに電
圧を加えても、上記金属電極層端部で電界の集中が生じ
ることはなく、該電極層端部での絶縁破壊を防止するこ
とができる。
以下、この発明の実施例を図について説明する。
第1図(al〜(d)は本発明の第1の実施例によるマ
イクロ波集積回路用キャパシタを説明するための図であ
り、第1図(C)において、第6図(d)と同一符号は
同一または相当部分を示し、14はMIMキャパシタの
上地金属層で、下地金属層2より面積が小さくキャパシ
タの容量を決定している。そしてここでは、この上地金
属層14は第1図(C)に示すようにその下側端部に曲
率を有する構造としている。
イクロ波集積回路用キャパシタを説明するための図であ
り、第1図(C)において、第6図(d)と同一符号は
同一または相当部分を示し、14はMIMキャパシタの
上地金属層で、下地金属層2より面積が小さくキャパシ
タの容量を決定している。そしてここでは、この上地金
属層14は第1図(C)に示すようにその下側端部に曲
率を有する構造としている。
次に製造方法について説明する。
ここでは、特に上述のように上地金属層14の下側端部
に曲率を持たせる方法を第1図(a)から順に説明して
いく。
に曲率を持たせる方法を第1図(a)から順に説明して
いく。
第1図(a)の状態は、従来例で示した第6図(b)と
同じ状態である。この状態から、第1図伽)に示す様に
全面にフォトレジスト15を蒸着し、これを露光、現像
してパターニングする。この時フォトレジストの除去部
分の両側下部にすそ引き部(第1図(b)のC部分)が
残るよう、露光時間あるいは現像時間をやや短めに設定
しておく。その後全面に上地金属層14aを形威し、該
土地金属層14aをリフトオフして、その下側端部(第
1図(C)の0部分)に曲率を有する上地金属層14を
形成する。
同じ状態である。この状態から、第1図伽)に示す様に
全面にフォトレジスト15を蒸着し、これを露光、現像
してパターニングする。この時フォトレジストの除去部
分の両側下部にすそ引き部(第1図(b)のC部分)が
残るよう、露光時間あるいは現像時間をやや短めに設定
しておく。その後全面に上地金属層14aを形威し、該
土地金属層14aをリフトオフして、その下側端部(第
1図(C)の0部分)に曲率を有する上地金属層14を
形成する。
このような構造のキャパシタでは、第1図(dlに示す
様に、このキャパシタに電圧を加えたときは上地金属層
14の端部に電界が集中することはなく、この部分から
破壊するモードが緩和されることとなり、MIMキャパ
シタの耐圧や信頼性が向上することになる。
様に、このキャパシタに電圧を加えたときは上地金属層
14の端部に電界が集中することはなく、この部分から
破壊するモードが緩和されることとなり、MIMキャパ
シタの耐圧や信頼性が向上することになる。
このように本実施例では、MIMキャパシタを槽底する
上地金属層14を、その下側端部に曲率を有する構造と
したので、MIMキャパシタに電圧を印加したときに上
記上地金属層14@部での電界集中が緩和されることと
なり、MIMキャパシタの耐圧及び信頼性の向上を図る
ことができる。
上地金属層14を、その下側端部に曲率を有する構造と
したので、MIMキャパシタに電圧を印加したときに上
記上地金属層14@部での電界集中が緩和されることと
なり、MIMキャパシタの耐圧及び信頼性の向上を図る
ことができる。
なお、上記実施例では、上地金属層14の面積が下地金
属層2より大きく、該上地金属層14がキ+バシタ面積
を決定している場合について説明したが、これは逆でも
よい。
属層2より大きく、該上地金属層14がキ+バシタ面積
を決定している場合について説明したが、これは逆でも
よい。
第2図は本発明の第2の実施例として、下地金酸層の面
積が上地金属層の面積より小さいMIMキャパシタを説
明するための図であり、ここではキャパシタ面積は下地
金属層により決定されるため、第2図(C)に示す様に
下地金属層12をその下側端部に曲率を持たせた構造と
している。
積が上地金属層の面積より小さいMIMキャパシタを説
明するための図であり、ここではキャパシタ面積は下地
金属層により決定されるため、第2図(C)に示す様に
下地金属層12をその下側端部に曲率を持たせた構造と
している。
この場合のMIMキャパシタの製造方法は第2図(a)
に示すように基板1上に下地金属層12を形成した後、
フォトレジスト25を用いて該下地金属層12の端部を
RIEでサイドエッチしてその上側端部に曲率を持た廿
る。その後は該フォトレジスト25を除去しく第2図(
b))、続いて絶縁膜3を全面に形成し、その上に上地
金属電極層4を形成する(第2図(C1)。
に示すように基板1上に下地金属層12を形成した後、
フォトレジスト25を用いて該下地金属層12の端部を
RIEでサイドエッチしてその上側端部に曲率を持た廿
る。その後は該フォトレジスト25を除去しく第2図(
b))、続いて絶縁膜3を全面に形成し、その上に上地
金属電極層4を形成する(第2図(C1)。
この実施例においても、第2図(d)に示すようにこの
キャパシタに電圧を加えた場合、下地金属電極層12の
端部に電界が集中することはなく、この部分から破壊す
るモードが緩和されることとなり、MIMキャパシタの
耐圧や信頼性を向上することができる。
キャパシタに電圧を加えた場合、下地金属電極層12の
端部に電界が集中することはなく、この部分から破壊す
るモードが緩和されることとなり、MIMキャパシタの
耐圧や信頼性を向上することができる。
次に、本発明の第3の実施例によるマイクロ波集積回路
用キャパシタを第3図を用いて説明する。
用キャパシタを第3図を用いて説明する。
ここでは上記第1の実施例と同様、MIMキャパシタの
上地金属層4の面積が下地金属層2より小さいため、上
地金属層4がキャパシタの容量を決定している。そして
この上地金属層4の側壁には、キャパシタの絶縁膜3よ
りも電流リークの多い絶縁膜6を被着させている(第3
図(C)〉。
上地金属層4の面積が下地金属層2より小さいため、上
地金属層4がキャパシタの容量を決定している。そして
この上地金属層4の側壁には、キャパシタの絶縁膜3よ
りも電流リークの多い絶縁膜6を被着させている(第3
図(C)〉。
この場合のMIMキャパシタの製造方法を第3図(a)
〜(C)により説明する。第3図(a)の状態は、第6
図(d)で示した従来型のキャパシタの構造に相当する
0次に第3図(b)に示す様に、リークの多い絶縁M!
6aを全面に被着する。この絶縁IN!6aは例えばプ
ラズマCND等の方法で5iNllを成膜する際のS
: H,とNHsとの流量比を通常のl:lOから1:
3程度にすることで得られる。最後に第3図(C)のよ
うに上地金属層4の側壁にリークの多い絶縁膜6が残る
よう、全面RIEによるサイドウオール形成、あるいは
パターニングによる側壁以外のところの絶縁116aの
除去等を行う。
〜(C)により説明する。第3図(a)の状態は、第6
図(d)で示した従来型のキャパシタの構造に相当する
0次に第3図(b)に示す様に、リークの多い絶縁M!
6aを全面に被着する。この絶縁IN!6aは例えばプ
ラズマCND等の方法で5iNllを成膜する際のS
: H,とNHsとの流量比を通常のl:lOから1:
3程度にすることで得られる。最後に第3図(C)のよ
うに上地金属層4の側壁にリークの多い絶縁膜6が残る
よう、全面RIEによるサイドウオール形成、あるいは
パターニングによる側壁以外のところの絶縁116aの
除去等を行う。
こうして得られたキャパシタに電圧を印加すると第3図
(d)に示す様に、上地金属層4の端部の電界集中は緩
和されるので、キャパシタの耐圧や信頼性が向上する。
(d)に示す様に、上地金属層4の端部の電界集中は緩
和されるので、キャパシタの耐圧や信頼性が向上する。
このことを第4図(al、 (b)を用いて詳述する。
第4′図(a)は従来のキャパシタの上地金属層4の端
部での電界集中の様子を示している。ここでは説明が簡
単になる様に上地金属層4の側壁にキャパシタの絶縁膜
3と同種の絶縁膜13が被着されているとする。この場
合のポテンシャル面から考えた電気力線は上地金属層4
の端部に集中するのがわかる。こに対して第4図(b)
は第3の実施例におけるキャパシタの上地金属層4の端
部での電界集中の様子を示しており、ここでは側壁部に
リークの多い絶縁膜6が被着されているので、側壁部で
のポテンシャル変化はなだらかになり、上地金属層4の
端部の電界集中も緩和されることになる。
部での電界集中の様子を示している。ここでは説明が簡
単になる様に上地金属層4の側壁にキャパシタの絶縁膜
3と同種の絶縁膜13が被着されているとする。この場
合のポテンシャル面から考えた電気力線は上地金属層4
の端部に集中するのがわかる。こに対して第4図(b)
は第3の実施例におけるキャパシタの上地金属層4の端
部での電界集中の様子を示しており、ここでは側壁部に
リークの多い絶縁膜6が被着されているので、側壁部で
のポテンシャル変化はなだらかになり、上地金属層4の
端部の電界集中も緩和されることになる。
このように第3の実施例では、キャパシタの容量を決定
している上地金属層4の側壁にキャパシタの絶縁膜3よ
りもリークの多い絶縁膜6を被着したので、MIMキャ
パシタに電圧を印加したときに上地金属層4の端部での
電界集中が緩和されることとなり、MIMキャパシタの
耐圧、信頼性の向上を図ることができる。
している上地金属層4の側壁にキャパシタの絶縁膜3よ
りもリークの多い絶縁膜6を被着したので、MIMキャ
パシタに電圧を印加したときに上地金属層4の端部での
電界集中が緩和されることとなり、MIMキャパシタの
耐圧、信頼性の向上を図ることができる。
また、この第3の実施例では、キャパシタ容量が上地金
属層4の側壁にリークの多い絶縁膜6を被着した構造を
示したが、キャパシタ容量が下地金属層2により決定さ
れる場合は、該下地金属層2の側壁に上記絶縁膜6を形
成することにより、同様の効果を得ることができる。
属層4の側壁にリークの多い絶縁膜6を被着した構造を
示したが、キャパシタ容量が下地金属層2により決定さ
れる場合は、該下地金属層2の側壁に上記絶縁膜6を形
成することにより、同様の効果を得ることができる。
すなわち、第5図は本発明の第4の実施例を説明するた
めの図であり、ここでは第5図(a)に示す様に下地金
属層2の面積が上地金属層4の面積より小さく、MIM
キャパシタの面積は下地金属層2により決定される構造
となっている。そして下地金属層2の側壁にリークの多
い絶縁膜6を残している。
めの図であり、ここでは第5図(a)に示す様に下地金
属層2の面積が上地金属層4の面積より小さく、MIM
キャパシタの面積は下地金属層2により決定される構造
となっている。そして下地金属層2の側壁にリークの多
い絶縁膜6を残している。
製造方法は第3図、第4図に示したものとほぼ同様であ
り、まず基板1上に下地金属層2を形成した後、全面に
リークの多い絶縁膜を上記第3の実施例と同様の条件で
形成する0次に該絶縁膜を、下地金属層2の側壁にリー
クの多い絶縁膜6が残るよう、全面RIEによるサイド
ウオール形成、あるいはパターニングによる側壁以外の
ところの絶縁膜の除去等を行う、その後全面にキャパシ
タ絶縁膜3を形成し、さらに上地金属層4を形成する。
り、まず基板1上に下地金属層2を形成した後、全面に
リークの多い絶縁膜を上記第3の実施例と同様の条件で
形成する0次に該絶縁膜を、下地金属層2の側壁にリー
クの多い絶縁膜6が残るよう、全面RIEによるサイド
ウオール形成、あるいはパターニングによる側壁以外の
ところの絶縁膜の除去等を行う、その後全面にキャパシ
タ絶縁膜3を形成し、さらに上地金属層4を形成する。
この第4の実施例においても、キャパシタに電圧を印加
すると第5図(b)に示す様に、電界集中が緩和され、
これによりキャパシタの耐圧や信頼性を向上することが
できる。
すると第5図(b)に示す様に、電界集中が緩和され、
これによりキャパシタの耐圧や信頼性を向上することが
できる。
なお、上述した第2.第4の実施例のように下地金属層
2がMIMキャパシタの容量を決定している場合は下地
金属層2からの配線の引き出しは、基板の裏面から又は
下層配線から行うことが必要である。こうしないと引き
出し電極部の容量が上部金属層4によって決定されてし
まうからであり、またこのときは、上部金属層4の端部
での絶縁破壊が起こりやすくなるからである。
2がMIMキャパシタの容量を決定している場合は下地
金属層2からの配線の引き出しは、基板の裏面から又は
下層配線から行うことが必要である。こうしないと引き
出し電極部の容量が上部金属層4によって決定されてし
まうからであり、またこのときは、上部金属層4の端部
での絶縁破壊が起こりやすくなるからである。
以上のように、本発明に係るマイクロ波集積回路用キャ
パシタによれば、下地及び上地金属電極層と該両金属電
極層間の絶縁膜とからなるキャパシタの積層構造を、キ
ャパシタ容量を決定する側の金属電極層の端部での電界
集中が緩和される構造としたので、キャパシタに電圧を
加えても、上記金属電極層端部で電界の集中が生じるこ
とはなく、該電極層端部での絶縁破壊を防止することが
できる。この結果MIMキャパシタの絶縁耐圧や信頼性
を向上することができるという効果がある。
パシタによれば、下地及び上地金属電極層と該両金属電
極層間の絶縁膜とからなるキャパシタの積層構造を、キ
ャパシタ容量を決定する側の金属電極層の端部での電界
集中が緩和される構造としたので、キャパシタに電圧を
加えても、上記金属電極層端部で電界の集中が生じるこ
とはなく、該電極層端部での絶縁破壊を防止することが
できる。この結果MIMキャパシタの絶縁耐圧や信頼性
を向上することができるという効果がある。
第1図〜第3図はそれぞれこの発明の第1〜第3の実施
例によるマイクロ波集積回路用キャパシタを示す断面図
、第4図はこの発明の第3の実施例の効果を説明するた
めの図、第5図はこの発明の第4の実施例によるマイク
ロ波集積回路用キャパシタを示す断面図、第6図は従来
のマイクロ波集積回路用キャパシタを示す断面図である
。 1は誘電体基板又は半絶縁性半導体基板、2ば下地金属
層、3はキャパシタの絶縁膜、4は上地金属層、15は
すそを引いたフォトレジスト、25はサイドエツチング
用フォトレジストである。 なお図中同一符号は同−又は相当部分を示す。 ′tJE1図
例によるマイクロ波集積回路用キャパシタを示す断面図
、第4図はこの発明の第3の実施例の効果を説明するた
めの図、第5図はこの発明の第4の実施例によるマイク
ロ波集積回路用キャパシタを示す断面図、第6図は従来
のマイクロ波集積回路用キャパシタを示す断面図である
。 1は誘電体基板又は半絶縁性半導体基板、2ば下地金属
層、3はキャパシタの絶縁膜、4は上地金属層、15は
すそを引いたフォトレジスト、25はサイドエツチング
用フォトレジストである。 なお図中同一符号は同−又は相当部分を示す。 ′tJE1図
Claims (1)
- (1)マイクロ波集積回路の誘電体基板あるいは半絶縁
性半導体基板の主面に下地金属電極層を形成し、該下地
金属電極層上に絶縁膜を介して上地金属電極層を形成し
てなるマイクロ波集積回路用キャパシタにおいて、 上記下地及び上地金属電極層と該両金属電極層間の絶縁
膜とからなる積層構造を、 キャパシタ面積を決定する側の金属電極層の端部での電
界集中が緩和される構造としたことを特徴とするマイク
ロ波集積回路用キャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040660A JPH03241864A (ja) | 1990-02-20 | 1990-02-20 | マイクロ波集積回路用キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040660A JPH03241864A (ja) | 1990-02-20 | 1990-02-20 | マイクロ波集積回路用キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03241864A true JPH03241864A (ja) | 1991-10-29 |
Family
ID=12586689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2040660A Pending JPH03241864A (ja) | 1990-02-20 | 1990-02-20 | マイクロ波集積回路用キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03241864A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
EP0694967A3 (en) * | 1994-07-29 | 1998-01-21 | Motorola, Inc. | Microwave integrated circuit passive element structure and method for reducing signal propagation losses |
US7749852B2 (en) | 2005-08-10 | 2010-07-06 | Samsung Electronics Co., Ltd. | Methods of forming metal-insulator-metal (MIM) capacitors with passivation layers on dielectric layers |
JP2013021187A (ja) * | 2011-07-12 | 2013-01-31 | Mitsubishi Electric Corp | Mimキャパシタとその製造方法、並びに半導体装置 |
WO2019244382A1 (ja) * | 2018-06-21 | 2019-12-26 | 大日本印刷株式会社 | 配線基板および半導体装置 |
-
1990
- 1990-02-20 JP JP2040660A patent/JPH03241864A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0694967A3 (en) * | 1994-07-29 | 1998-01-21 | Motorola, Inc. | Microwave integrated circuit passive element structure and method for reducing signal propagation losses |
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US7749852B2 (en) | 2005-08-10 | 2010-07-06 | Samsung Electronics Co., Ltd. | Methods of forming metal-insulator-metal (MIM) capacitors with passivation layers on dielectric layers |
US8017490B2 (en) | 2005-08-10 | 2011-09-13 | Samsung Electronics Co., Ltd. | Methods of forming metal-insulator-metal (MIM) capacitors with passivation layers on dielectric layers |
JP2013021187A (ja) * | 2011-07-12 | 2013-01-31 | Mitsubishi Electric Corp | Mimキャパシタとその製造方法、並びに半導体装置 |
WO2019244382A1 (ja) * | 2018-06-21 | 2019-12-26 | 大日本印刷株式会社 | 配線基板および半導体装置 |
JPWO2019244382A1 (ja) * | 2018-06-21 | 2020-08-20 | 大日本印刷株式会社 | 配線基板および半導体装置 |
US11430730B2 (en) | 2018-06-21 | 2022-08-30 | Dai Nippon Printing Co., Ltd. | Wiring substrate and semiconductor device |
TWI811287B (zh) * | 2018-06-21 | 2023-08-11 | 日商大日本印刷股份有限公司 | 配線基板及半導體裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002530884A (ja) | Q値の高い改良されたキャパシタ | |
JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
US4379182A (en) | Method of making a regenerable electric layer capacitor | |
US4510678A (en) | Method for manufacturing a monolithically integrable circuit with a multilayer wiring structure | |
US20040137693A1 (en) | Method for forming an MIM capacitor | |
KR950006982B1 (ko) | 전하저장전극 제조방법 | |
KR960005662A (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
JP2560639B2 (ja) | Mimキャパシタ | |
JP2000022083A (ja) | Mimキャパシタ及びその製造方法 | |
JPH0992786A (ja) | Mimキャパシタ並びに同キャパシタおよび配線の形成方法 | |
JPH0247862A (ja) | 半導体集積回路装置 | |
JPS628947B2 (ja) | ||
JPS58102975A (ja) | 表示パネル用電極基板の製造方法 | |
JPH01184943A (ja) | 集積回路内蔵用積層コンデンサの製法 | |
JPH02133952A (ja) | 半導体装置 | |
JPH0113405Y2 (ja) | ||
JP2736362B2 (ja) | マイクロ波集積回路のキャパシタ製造方法 | |
JP2750737B2 (ja) | 半導体装置の製造方法 | |
JPS63204742A (ja) | 半導体装置の製造方法 | |
JPH03257856A (ja) | 半導体装置 | |
JPH03125469A (ja) | Mimキャパシタの構造 | |
JPH02228062A (ja) | 半導体装置およびその製造方法 | |
JPH10112559A (ja) | ジョセフソン接合素子 | |
JPH04112563A (ja) | 半導体基板上容量 | |
JPH06325969A (ja) | 薄膜コンデンサおよびその製造方法 |