JPH0113405Y2 - - Google Patents
Info
- Publication number
- JPH0113405Y2 JPH0113405Y2 JP16680883U JP16680883U JPH0113405Y2 JP H0113405 Y2 JPH0113405 Y2 JP H0113405Y2 JP 16680883 U JP16680883 U JP 16680883U JP 16680883 U JP16680883 U JP 16680883U JP H0113405 Y2 JPH0113405 Y2 JP H0113405Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- insulating film
- capacitor
- layer metal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、マイクロ波集積回路（以下MICと
いう）あるいはモノリシツクMIC（以下MMICと
いう）の金属膜−絶縁膜−金属膜（以下MIMと
いう）形のマイクロ波集積回路用キヤパシタの構
造に関する。
いう）あるいはモノリシツクMIC（以下MMICと
いう）の金属膜−絶縁膜−金属膜（以下MIMと
いう）形のマイクロ波集積回路用キヤパシタの構
造に関する。
誘電体基板上に回路を形成するMICや、CaAs
等の半絶縁性半導体基板上に能動素子と受動素子
等を一体化したMMICでは、直流阻止用あるい
は整合回路用素子としてMIMの３層構造キヤパ
シタが多く用いられている。
等の半絶縁性半導体基板上に能動素子と受動素子
等を一体化したMMICでは、直流阻止用あるい
は整合回路用素子としてMIMの３層構造キヤパ
シタが多く用いられている。
第１図ａ，ｂに従来用いられているMIMキヤ
パシタ部の構造を示す。第１図ａは平面図、第１
図ｂは同図ａのＡ−A′線における断面図である。
すなわち、誘電体基板あるいは半絶縁性半導体基
板１上には第１の線路６に接続された第１層の金
属膜２が形成され、この第１層の金属膜２上には
絶縁膜３が形成される。この絶縁膜３上には第２
の線路７に接続された第２層の金属膜４が形成さ
れる。前記基板１の裏面には接地導体膜８が形成
される。
パシタ部の構造を示す。第１図ａは平面図、第１
図ｂは同図ａのＡ−A′線における断面図である。
すなわち、誘電体基板あるいは半絶縁性半導体基
板１上には第１の線路６に接続された第１層の金
属膜２が形成され、この第１層の金属膜２上には
絶縁膜３が形成される。この絶縁膜３上には第２
の線路７に接続された第２層の金属膜４が形成さ
れる。前記基板１の裏面には接地導体膜８が形成
される。
しかしながら、この様な構造のキヤパシタにお
いては、段差部５で絶縁膜３の厚さが他の部分よ
り著しく薄くなつたり、絶縁膜３中のピンホール
のため、耐圧の劣化や電極の短絡を生じキヤパシ
タの製造歩留りが悪くなるという欠点があつた。
とくに、この端部の幅Ｌが長くなる程キヤパシタ
の歩留りが悪くなつてしまう。そこで、この端部
での耐圧劣化や短絡を防ぐために、エア・ブリツ
ジ法が考案されている。第２図はエア・ブリツジ
部の断面図を示しており、第１図と共通部には同
一の番号を付した。すなわち、基板１上に第１層
の金属膜２、絶縁膜３を形成し、段差部近傍に、
レジスト等を残した後、MIMキヤパシタの第２
層の金属膜４および、第２の線路７となる金属膜
を蒸着する。その後に、この金属膜をエツチング
し、最後に段差部近傍１１のレジストを除去する
ことで、エア・ブリツジ１２が形成される。
いては、段差部５で絶縁膜３の厚さが他の部分よ
り著しく薄くなつたり、絶縁膜３中のピンホール
のため、耐圧の劣化や電極の短絡を生じキヤパシ
タの製造歩留りが悪くなるという欠点があつた。
とくに、この端部の幅Ｌが長くなる程キヤパシタ
の歩留りが悪くなつてしまう。そこで、この端部
での耐圧劣化や短絡を防ぐために、エア・ブリツ
ジ法が考案されている。第２図はエア・ブリツジ
部の断面図を示しており、第１図と共通部には同
一の番号を付した。すなわち、基板１上に第１層
の金属膜２、絶縁膜３を形成し、段差部近傍に、
レジスト等を残した後、MIMキヤパシタの第２
層の金属膜４および、第２の線路７となる金属膜
を蒸着する。その後に、この金属膜をエツチング
し、最後に段差部近傍１１のレジストを除去する
ことで、エア・ブリツジ１２が形成される。
このエア・ブリツジ法によれば、MIMキヤパ
シタ端部での短絡等が起りにくく、製造歩留りが
向上するという長所はあるが、エア・ブリツジ技
術は製造工程が複雑なためコストが高くなるとい
う欠点があつた。
シタ端部での短絡等が起りにくく、製造歩留りが
向上するという長所はあるが、エア・ブリツジ技
術は製造工程が複雑なためコストが高くなるとい
う欠点があつた。
本考案は上記の欠点を除去するもので、誘電体
基板、あるいは半絶縁性半導体基板上に構成する
MIM形キヤパシタの段差部で、その上部金属膜
を部分的に除去することにより、段差部での耐圧
劣化あるいは短絡によるキヤパシタの歩留りを改
善し低コストを実現するマイクロ波集積回路用キ
ヤパシタを提供することを目的とする。
基板、あるいは半絶縁性半導体基板上に構成する
MIM形キヤパシタの段差部で、その上部金属膜
を部分的に除去することにより、段差部での耐圧
劣化あるいは短絡によるキヤパシタの歩留りを改
善し低コストを実現するマイクロ波集積回路用キ
ヤパシタを提供することを目的とする。
本考案は、MICあるいはMMICの誘電体基板
あるいは半絶縁性半導体基板上部に形成され、第
１の線路に接続された第１層の金属膜と、この第
１層の金属膜の上部および周辺部に形成された絶
縁膜と、この絶縁膜の上部に形成され第２の線路
に接続された第２層の金属膜からなるMIC用キ
ヤパシタにおいて、前記絶縁膜の周辺部の段差部
に形成される第２層の金属膜を部分的に除去した
構造にし、絶縁膜の段差部上にある第２層の金属
膜の面積を小さくしたことを特徴とするMIC用
キヤパシタである。
あるいは半絶縁性半導体基板上部に形成され、第
１の線路に接続された第１層の金属膜と、この第
１層の金属膜の上部および周辺部に形成された絶
縁膜と、この絶縁膜の上部に形成され第２の線路
に接続された第２層の金属膜からなるMIC用キ
ヤパシタにおいて、前記絶縁膜の周辺部の段差部
に形成される第２層の金属膜を部分的に除去した
構造にし、絶縁膜の段差部上にある第２層の金属
膜の面積を小さくしたことを特徴とするMIC用
キヤパシタである。
以下、本考案の実施例を図面を参照して説明す
る。
る。
第３図ａ，ｂ，ｃは本考案の一実施例の構造図
であり、第３図ａは平面図、第３図ｂ，ｃはそれ
ぞれ同図ａのＡ−A′線、Ｂ−B′線での断面図で
ある。すなわち、MICあるいはMMICの誘電体
基板あるいは半絶縁性半導体基板１上には第１の
線路６に接続された第１層の金属膜２が形成さ
れ、この第１層の金属膜２上およびその周辺部に
は絶縁膜３が形成される。この絶縁膜３上には第
２の線路７に接続された第２層の金属膜４が形成
される。前記絶縁膜３の周辺部の段差部５では第
２層の金属膜４が部分的に除去されて細い金属膜
２１となつており、絶縁膜３の段差部５上にある
第２層の金属膜４の面積が小さくなつている。前
記基板１の裏面には接地導体膜８が形成される。
であり、第３図ａは平面図、第３図ｂ，ｃはそれ
ぞれ同図ａのＡ−A′線、Ｂ−B′線での断面図で
ある。すなわち、MICあるいはMMICの誘電体
基板あるいは半絶縁性半導体基板１上には第１の
線路６に接続された第１層の金属膜２が形成さ
れ、この第１層の金属膜２上およびその周辺部に
は絶縁膜３が形成される。この絶縁膜３上には第
２の線路７に接続された第２層の金属膜４が形成
される。前記絶縁膜３の周辺部の段差部５では第
２層の金属膜４が部分的に除去されて細い金属膜
２１となつており、絶縁膜３の段差部５上にある
第２層の金属膜４の面積が小さくなつている。前
記基板１の裏面には接地導体膜８が形成される。
すなわち、前記した構造により、絶縁膜３の段
差部５上にある第２層の金属膜４の面積が減少す
るため、耐圧劣化やあるいは短絡によるMIMキ
ヤパシタの歩留りが改善される。例えばキヤパシ
タの段差部の幅をＬ、段差部上の第２層の金属膜
４の一部を除去したことにより出来た細い金属膜
２１の幅を、本数をｎとすると、第１図の従来
例に比べて本考案の構造を採用することで、
MIMキヤパシタの不良率はｎ・／Ｌの割合だ
け小さくなる。このMIMキヤパシタは段差部の
パターンのみが異なるだけで、エア・ブリツジの
ような新しいプロセスを必要としないため、コス
ト・アツプとはならない。また、この段差部での
第２層の金属膜４を部分的に除去することは、こ
の金属膜４の他の部分をエツチングする工程で同
時に形成できるため、工程が増すことはない。さ
らにMIC，MMICでは、キヤパシタは直流阻止
用、整合回路用、高周波短絡用と、同一基板上に
複数個製作する必要があり、本考案によるキヤパ
シタの歩留り向上は、全体の歩留り向上、コスト
低減に非常に有効となる。
差部５上にある第２層の金属膜４の面積が減少す
るため、耐圧劣化やあるいは短絡によるMIMキ
ヤパシタの歩留りが改善される。例えばキヤパシ
タの段差部の幅をＬ、段差部上の第２層の金属膜
４の一部を除去したことにより出来た細い金属膜
２１の幅を、本数をｎとすると、第１図の従来
例に比べて本考案の構造を採用することで、
MIMキヤパシタの不良率はｎ・／Ｌの割合だ
け小さくなる。このMIMキヤパシタは段差部の
パターンのみが異なるだけで、エア・ブリツジの
ような新しいプロセスを必要としないため、コス
ト・アツプとはならない。また、この段差部での
第２層の金属膜４を部分的に除去することは、こ
の金属膜４の他の部分をエツチングする工程で同
時に形成できるため、工程が増すことはない。さ
らにMIC，MMICでは、キヤパシタは直流阻止
用、整合回路用、高周波短絡用と、同一基板上に
複数個製作する必要があり、本考案によるキヤパ
シタの歩留り向上は、全体の歩留り向上、コスト
低減に非常に有効となる。
なお、第３図では段差部５に３本の細い金属膜
２１を形成した場合を示したが、細い金属膜のイ
ンダクタンスが使用周波数で無視できれば、細い
金属膜２１が１本となるように第２層の金属膜の
一部を除去してもよい。
２１を形成した場合を示したが、細い金属膜のイ
ンダクタンスが使用周波数で無視できれば、細い
金属膜２１が１本となるように第２層の金属膜の
一部を除去してもよい。
また、第３図では、誘電体基板あるいは半導体
基板１の裏面に接地導体膜８がある場合を示した
が、基板裏面の接地導体がない場合も第３図と同
様の効果が得られる。
基板１の裏面に接地導体膜８がある場合を示した
が、基板裏面の接地導体がない場合も第３図と同
様の効果が得られる。
以上述べたように本考案によれば、MIM構造
のキヤパシタの段差部において、絶縁膜上に形成
される上部電極を、部分的に除去することによ
り、段差部での耐圧劣化や短絡によるキヤパシタ
の不良率を大幅に改善することができるため、こ
れらキヤパシタを複数個用いるMIC，MMICの
歩留り向上、コスト低減を実現することができ
る。
のキヤパシタの段差部において、絶縁膜上に形成
される上部電極を、部分的に除去することによ
り、段差部での耐圧劣化や短絡によるキヤパシタ
の不良率を大幅に改善することができるため、こ
れらキヤパシタを複数個用いるMIC，MMICの
歩留り向上、コスト低減を実現することができ
る。
第１図ａは従来用いられているMIMキヤパシ
タの構造を示す平面図、第１図ｂは同図ａのＡ−
A′線断面図、第２図は従来のエア・ブリツジ法
を用いたMIMキヤパシタの構造を示す断面図、
第３図ａは本考案の一実施例を示す平面図、第３
図ｂは同図ａのＡ−A′線断面図、第３図ｃは同
図ａのＢ−B′線断面図である。 １……誘電体基板あるいは半絶縁性半導体基
板、２……第１層の金属膜、３……絶縁膜、４…
…第２層の金属膜、５……段差部、６……第１の
線路、７……第２の線路、８……接地導体膜、１
２……エア・ブリツジ、２１……細い金属膜。
タの構造を示す平面図、第１図ｂは同図ａのＡ−
A′線断面図、第２図は従来のエア・ブリツジ法
を用いたMIMキヤパシタの構造を示す断面図、
第３図ａは本考案の一実施例を示す平面図、第３
図ｂは同図ａのＡ−A′線断面図、第３図ｃは同
図ａのＢ−B′線断面図である。 １……誘電体基板あるいは半絶縁性半導体基
板、２……第１層の金属膜、３……絶縁膜、４…
…第２層の金属膜、５……段差部、６……第１の
線路、７……第２の線路、８……接地導体膜、１
２……エア・ブリツジ、２１……細い金属膜。
Claims (1)
- マイクロ波集積回路あるいはモノリシツクマイ
クロ波集積回路の誘電体基板あるいは半絶縁性半
導体基板上部に形成され、第１の線路に接続され
た第１層の金属膜と、この第１層の金属膜の上部
および周辺部に形成された絶縁膜と、この絶縁膜
の上部に形成され第２の線路に接続された第２層
の金属膜からなるマイクロ波集積回路用キヤパシ
タにおいて、前記絶縁膜の周辺部の段差部に形成
される第２層の金属膜を部分的に除去した構造に
し、絶縁膜の段差部上に有る第２層の金属膜の面
積を小さくしたことを特徴とするマイクロ波集積
回路用キヤパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16680883U JPS6076027U (ja) | 1983-10-27 | 1983-10-27 | マイクロ波集積回路用キヤパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16680883U JPS6076027U (ja) | 1983-10-27 | 1983-10-27 | マイクロ波集積回路用キヤパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076027U JPS6076027U (ja) | 1985-05-28 |
| JPH0113405Y2 true JPH0113405Y2 (ja) | 1989-04-19 |
Family
ID=30365105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16680883U Granted JPS6076027U (ja) | 1983-10-27 | 1983-10-27 | マイクロ波集積回路用キヤパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076027U (ja) |
-
1983
- 1983-10-27 JP JP16680883U patent/JPS6076027U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076027U (ja) | 1985-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5639686A (en) | Method of fabricating circuit elements on an insulating substrate | |
| US5550068A (en) | Process of fabricating a circuit element for transmitting microwave signals | |
| JPH0113405Y2 (ja) | ||
| KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3889476B2 (ja) | マイクロ波半導体集積回路の製造方法 | |
| US20040137693A1 (en) | Method for forming an MIM capacitor | |
| JPH0573273B2 (ja) | ||
| JP2002025854A (ja) | 薄膜キャパシタ素子 | |
| JP2564916B2 (ja) | 半導体装置とその製造方法 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JP3408019B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04168762A (ja) | コンデンサおよびそれを含む集積回路 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| US5844302A (en) | Integrated semiconductor circuit with capacitors of precisely defined capacitance and process for producing the circuit | |
| JP2736362B2 (ja) | マイクロ波集積回路のキャパシタ製造方法 | |
| JPS626702Y2 (ja) | ||
| JPS628947B2 (ja) | ||
| JP2965638B2 (ja) | 半導体装置 | |
| JPH0786612A (ja) | モノリシック半導体デバイス | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JP2674339B2 (ja) | 超伝導集積回路の製造方法 | |
| JPH0661422A (ja) | 半導体集積回路装置 | |
| JPH02203511A (ja) | 薄膜コンデンサの形成方法 | |
| JPS5930509Y2 (ja) | ビ−ムリ−ド型ｍｉｍキヤパシタ |