JPH02203511A - 薄膜コンデンサの形成方法 - Google Patents

薄膜コンデンサの形成方法

Info

Publication number
JPH02203511A
JPH02203511A JP2418689A JP2418689A JPH02203511A JP H02203511 A JPH02203511 A JP H02203511A JP 2418689 A JP2418689 A JP 2418689A JP 2418689 A JP2418689 A JP 2418689A JP H02203511 A JPH02203511 A JP H02203511A
Authority
JP
Japan
Prior art keywords
lift
film capacitor
dielectric
mask
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2418689A
Other languages
English (en)
Other versions
JPH0587165B2 (ja
Inventor
Yutaka Taguchi
豊 田口
Kazuo Eda
江田 和生
Tetsuji Miwa
哲司 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2418689A priority Critical patent/JPH02203511A/ja
Publication of JPH02203511A publication Critical patent/JPH02203511A/ja
Publication of JPH0587165B2 publication Critical patent/JPH0587165B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波ハイブリッド集積回路(HIC)等に使
用する薄膜コンデンサの形成方法に関する。
従来の技術 従来の技術としては、例えば時開4s3−4c+3as
号公報に示されるように薄膜コンデンサ用誘電体にはS
ingやTa、O,を用いることが一般的であった。S
ingの優位な点としてはスパッタリング、CVD等の
方法で容易に形成でき、またBHFで容易にエツチング
が行え、また損失係数(tanδ)が小さく高周波まで
使用できる誘電体であることである。しかし、誘電率が
4と低く容量の大きいコンデンサ、例えば高周波回路に
使用するバイパスコンデンサをSin、を誘電体として
使用した薄膜コンデンサで形成すると面積が大きくなり
、結果として回路面積が大きくなる、誘電体欠陥による
電極間ショートの確率が高くなり薄膜コンデンサの歩留
りが落ちるという欠点があった。
発明が解決しようとする課題 高周波回路をIC化する最大のメリットは回路が小型化
されコストの低下が可能であることである。今後さらに
低コスト化をするためには回路の小型化を進めなくては
ならない。そのためにはそれぞれの部品を小さくするこ
とも1つの方法である。面積の小さい薄膜コンデンサで
大きな容量を得るためには誘電率の大きい誘電体を用い
て薄膜コンデンサを形成すればよい。誘電率の大きい誘
電率としてばB a T i 03 、T 10 z 
、等があげられるが、高周波まで使用可能(高周波にお
いてもtanδが小さい、誘電率の変化が小さい)とい
う条件を満たず誘電体は少ない。TiO□はそのうち1
つである。TiO□はスパッタリングによって形成可能
であるがエツチングにHF系のエラチャン)−3用いる
必要があり、基板や他の薄膜部品に対しての影響が大き
いという欠点があった。
そこでこのTi0zをリフ(・オフ法により形成しよう
としても、リフトオフマスクに金属材料を使用すると薄
膜コンデンサの下電極とリフトオフマスクの反応により
下電極がダメージをうけ、実用にたえる薄膜コンデンサ
が形成できないという欠点があった。
したがってこの発明は、マイクロ波集積回路C1こおけ
る周辺回路、とくにバイパスコンデンサの大きさを縮小
し回路を小型化するために従来のSio、!を使用した
薄膜コンデンサのかわりにT i Ozを使用したFi
 II!コンデンサの形成方法を得ることを目的とする
課題を解決するための手段 すなわち、この発明の要旨とするところはTiO□を誘
電体として使用する薄膜コンデンサの形成プロセスにお
い°?: T i Ov誘電体をリフトオフプロセスに
よ、って形成し、そのリフトオフマスクにSiO,と少
なくとも1種類以上の金属材料を使用するものである。
作用 この発明は、Tie、を誘電体として使用する薄膜コン
デンサの形成プロセスにおいて、TtO。
誘電体をり“7(・オフプロセスによって形成し、その
リフトオフマスクにSingと少なくとも1種類以上の
金属材料を使用することにより、リフトオフマスクに金
属材料のみを使用した場合のコンデンサの下電極とリフ
ト・オフマスクの反応による下電極のダメージをなくす
ことができ、特性の良好なTie、薄膜コンデンサを形
成することができる。
実施例 以下、本発明の一実施例を図面杏参照して詳細に説明す
る。
マイクロ波集積回路として11GHz帯のパワーアンプ
を例として説明する。基板として純度99.5%、鏡面
研摩のアルミナ基板301.302を使用し第3図のよ
うな構成によりパワーアンプを構成した。この例におい
てバイパスコンデンサ305.306の容1は25pF
で設計し、た。このバイパスコンデンサはトランジスタ
309、ここではMESFETを使用、の入力であるゲ
ートと出力であるドレインの両方に設置される。バイパ
スコンデンサの設計値である25pF@SiO□誘電体
薄膜コンデンサで形成しようとするとSiO□の膜厚を
耐圧、歩留りを考慮して1μmとすると、コンデンサの
面積はおよそ7X10−’ボ、(840μm)2必要で
ある。
しかし、このバイパスコンデンサに酸化チタンを誘電体
として用いると、酸化チタンの誘電率は製造条件によっ
て変化するが、およそ100程度の誘電率をもっている
。膜厚を1μmで計算すると必要とする面積は2.8X
 10−’、(170μm ) 1であり、面積はおよ
そ4%に縮小できる。この設計により高周波回路基板を
設計し作成した。比較のために従来のsio、を使用し
た場合、酸化チタンをエツチングによりバターニングし
た場合、酸化チタンを従来の金属マスク、ここではAl
−NiCrによるリフトオフでバターニングした場合(
第2図)、本発明の方法による5io2と金属材料、こ
こではAI−NiCrを使用した場合(第1図)の4種
類を同一パターンで形成した。ここでリフトオフ法につ
いて第2図を使用して説明しておくと、基板201J:
に所望の形状に対して逆のパターン(ネガパターン)を
メタル材料203で逆テーパーがつくように形成する。
そのためにここではメタル材料としてAl−NiCrを
使用し、NiCrのエツチング後NiCrをマスクとし
てAIをエツチングすることにより逆テーパーがつくよ
うにしている。その後、所望の材料、ここでは酸化チタ
ンをスパッタリングにより形成する。そうするとこのネ
ガパターンである203はさきに述べたように逆テーパ
ーになっているので側面がすべて酸化チタンでおおわれ
ることはない。その後、ネガパターン203をエツチン
グする溶液、ここでは塩酸にてエツチングをおこなうと
ネガパターン203はエツチングされ、その上に付着し
た酸化チタンとともに剥離する。このようにして酸化チ
タンのエツチングをすることなくパターニングができる
。まず、誘電体としてSin、を用いた場合はバイパス
コンデンサの容量が12Fしかなく、バイパスコンデン
サとしては容量が不十分で電源回路からのまわりこみに
よると思われる発振が発生した。次にエツチングにより
酸化チタンをエツチングした場合にはエッチャントして
HF+HNO3を用いた。ところがトランジスタのゲー
トバイアス供給用に薄膜抵抗、ここでは窒化タンタル薄
膜抵抗を用いていたがこの薄膜抵抗が酸化チタンのエッ
チャントによりエツチングされてしまい回路が形成でき
なかった。また基板であるアルミナ基板表面がエッチャ
ントによって侵され、表面が荒れてしまった。次に金属
材料、ここではAl−NiCrを用いてリフトオフ法に
より酸化チタンをパターニングした場合は下電極である
NiCr−AuがリフトオフマスクであるAl−NiC
rと反応し酸化チタン形成後のリフトオフのプロセスに
おいて下電極が剥離し、良好な薄膜コンデンサが形成で
きなかった。次に、本発明の方法をもちいて酸化チタン
をパターニングした場合は上記のような不都合は発生せ
ず良好な薄膜コンデンサが形成でき、パワーアンプとし
て機能させることができた。またそのパワーアンプの特
性はSiO□を誘電体として形成した薄膜コンデンサを
使用し、酸化チタン使用の場合と同様の容量で形成した
場合とほぼ同じであった。
発明の効果 以上この発明によれば、酸化チタンを誘電体として薄膜
コンデンサを他の薄膜回路部品に影響を与えずに形成で
き、回路基板の小型化ができる。
ここではリフトオフ用マスクとしてSin、とメタル材
料としてAl−NiCrを用いたが、メタル材料として
はこの例と同様な使用法ができるような材料であればよ
いので、Al,Ni−Cr。
Cr、Ni、Ti、Pd、Taのいずれかの組合せであ
ればりフトオフ用マスクのメタル材料として使用可能で
ある。またSin、とメタル材料により自然に逆テーパ
ーが形成されるのでメタル材料は1種類でもよい。
【図面の簡単な説明】 第1図は本発明による酸化チタン薄膜コンデンサの形成
におけるリフトオフプロセスの断面図、第2図は従来の
リフトオフ法の断面図、第3図は実施例に用いた14G
Hz帯のパワーアンプの斜視図である。 101・・・・・・アルミナ基板、102・・・・・・
下電極(Cr−Au)、 103・・・・・・Sin、
、 104・・・・・・リフトオフ用金属(AI−Ni
Cr)、201・・・・・・アルミナ基板、202・・
・・・・下電極(Cr−Au)、203・・・・・・リ
フトオフ用金属(AI−NiCr)、301・・・・・
・入力側アルミナ基板、302・・・・・・出力側アル
ミナ基板、303・・・・・・入力側ストリップライン
、304・・・・・・出力側ストリップライン、305
・・・・・・ゲート側バイパスコンデンサ、306・・
・・・・ドレイン側バイパスコンデンサ、307・・・
・・・ゲート電圧供給回路の主線路への接続ライン(窒
化タンタル薄膜抵抗)、308・・・・・・ドレイン電
流供給回路の主線路への接続ライン、 309・・・・
・・FET。 代理人の氏名 弁理士 粟野重孝 はか1名第 第 図 図 +1:11−一 ア ルミ ナ 幕 鈑 +04−−− Jフト万フ用ぶ鳩(AJ−NiCr )n3 第 1屈 304、

Claims (2)

    【特許請求の範囲】
  1. (1)酸化チタン薄膜コンデンサ用の誘電体を形成する
    プロセスにリフトオフ法を用いる薄膜コンデンサの形成
    方法であって、リフトオフ用のマスク材料としてSiO
    _2と少なくとも1種類以上の金属材料を用いることを
    特徴とする薄膜コンデンサの形成方法。
  2. (2)金属材料として、Al,Ni−Cr,Cr,Ni
    ,Ti,Pd,Taを用いることを特徴とする請求項(
    1)記載の薄膜コンデンサの製造方法。
JP2418689A 1989-02-02 1989-02-02 薄膜コンデンサの形成方法 Granted JPH02203511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2418689A JPH02203511A (ja) 1989-02-02 1989-02-02 薄膜コンデンサの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2418689A JPH02203511A (ja) 1989-02-02 1989-02-02 薄膜コンデンサの形成方法

Publications (2)

Publication Number Publication Date
JPH02203511A true JPH02203511A (ja) 1990-08-13
JPH0587165B2 JPH0587165B2 (ja) 1993-12-15

Family

ID=12131300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2418689A Granted JPH02203511A (ja) 1989-02-02 1989-02-02 薄膜コンデンサの形成方法

Country Status (1)

Country Link
JP (1) JPH02203511A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005073A1 (en) * 1998-11-27 2000-05-31 Murata Manufacturing Co., Ltd. Method of forming dielectric thin film pattern and method of forming laminate pattern comprising dielectric thin film and conductive thin film
EP1983532A1 (en) * 2007-04-18 2008-10-22 Samsung Electro-Mechanics Co., Ltd Capacitor and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005073A1 (en) * 1998-11-27 2000-05-31 Murata Manufacturing Co., Ltd. Method of forming dielectric thin film pattern and method of forming laminate pattern comprising dielectric thin film and conductive thin film
EP1983532A1 (en) * 2007-04-18 2008-10-22 Samsung Electro-Mechanics Co., Ltd Capacitor and manufacturing method thereof
US8199456B2 (en) 2007-04-18 2012-06-12 Samsung Electro-Mechanics Co., Ltd. Capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0587165B2 (ja) 1993-12-15

Similar Documents

Publication Publication Date Title
US7304339B2 (en) Passivation structure for ferroelectric thin-film devices
JP2002198758A (ja) FBAR(FilmBulkAcousticResonator)素子及びその製造方法
GB2148645A (en) Acoustic wave resonator and method of making it
CA2252875C (en) Semiconductor device and fabrication method thereof
JPH02203511A (ja) 薄膜コンデンサの形成方法
KR100240647B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2874512B2 (ja) 薄膜キャパシタ及びその製造方法
JPH10144865A (ja) 薄膜キャパシタ及びその製造方法
JP3163761B2 (ja) 集積回路装置
JP3408019B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002025854A (ja) 薄膜キャパシタ素子
JP2856701B2 (ja) マイクロ波回路
JPH03227068A (ja) 薄膜トランジスタおよびその製造方法
KR100351806B1 (ko) 가변 커패시터 및 그 제조방법
JPH03241864A (ja) マイクロ波集積回路用キャパシタ
JPS5942965B2 (ja) インタ−デイジタル構造のキヤパシタの製作方法
JPH04168762A (ja) コンデンサおよびそれを含む集積回路
JP2800890B2 (ja) マイクロ波回路
JPH05251259A (ja) 薄膜積層コンデンサの製造方法
JPS63263711A (ja) 薄膜コンデンサの製造方法
JP2000133708A (ja) 半導体装置の製造方法
JPH0786612A (ja) モノリシック半導体デバイス
JPH06325969A (ja) 薄膜コンデンサおよびその製造方法
JPH05152510A (ja) 薄膜コンデンサとその製造方法
JPH0595082A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees