JPH04168762A - コンデンサおよびそれを含む集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野） 本発明は半導体基板」二に作成されるコンデンサの構造
に関し、特にマイクロ波モノリシックＩＣ（ＭＭＩＣ）
などの集積回路（ＩＣ）に適用されるものである。

【従来の技術］ ＭＥＳＦＦ、Ｔ、ダイオードなどの能動素子とコンデン
サ、伝送線路などの受動素子を同一のＧａＡｓ半絶縁性
基板上に形成したアナログｊＣの一種であるＭＭＩＣは
、衛星放送用受信機の入力段増幅回路などに用いられて
いる。

従来、このようなＭＭＩＧに用いるコンデンサは、基板
上にメタル−誘電体膜−メタル構造を形成した、いわゆ
る、ＭＩＭコンデンサが用いられていた。ＭＩＭコンデ
ンサは、第２図に示すように、ＧａＡｓ半絶縁性基板１
−１〕に窒化ケイ素膜あるいは酸化ケイ素膜等の誘電体
膜３を２層のＴｉ／　Ｐ　ｔ　／　Ａ　ＩＪやＡＩ等か
らなる金属膜２．４ではさんだ構造である。

また、集積回路において基板」二のコンデンサの占有面
積を低減するために、第３図に示す構造が用いられてい
る。この構造は、第２図に示したＭＩＭコンデンサ上に
さらに誘電体膜５と金属膜６を堆積して、最下層の金属
膜２と最上層の金属膜６の間を誘電体膜３．５中に形成
したピアホール７を介して接続したものである。したが
って、コンデンサを並列に接続した構造となり占有面積
を低減できる。

【発明が解決しようとする課題１ コンデンサの容量Ｃは次式によって決まることが知られ
ている。

Ｃ＝εＳ／ｄ この式で、εは誘電体膜の誘電率、Ｓは電極面積、ｄは
誘電体膜の厚みをそれぞれ示している。大きな容量Ｃを
得るためには誘電体膜を簿くすると良いが、膜生成時の
ピンホールと誘電体膜の耐圧によって制限されるため極
端に簿くすることはできない。必要な容量Ｃを得るため
には比較的大きな電極面積を必要とし、結果として集積
回路のコストを上昇させるという欠点を有していた。

集積回路におけるコンデンサの占有面積を減少させるた
めに、第３図に示したようにコンデンサを並列にして用
いることは可能であるが、この構造では最下層の金属膜
２と最」二層の金属膜６の間がピアホール７を介して接
続された構造になっており、電極構造による誘電体膜３
．５の耐圧の低下などにより製造歩留まりが低下すると
いう欠点を有していた。

本発明は上記の欠点を解決したもので、占有面積が少な
く、耐圧の低下などにより製造歩留が低下しない、マイ
クロ波モノリシックＩＣ（ＭＭＩＣ）などの集積回路に
用いられるコンデンサの構造を提供するものである。

【課題を解決するための手段および作用１本発明による
コンデンサは、半導体基板と、該半導体基板」―の第１
の導電膜、該第１の導電膜上の第１の誘電体膜、該第１
の誘電体膜」二の第２の導電膜、該第２の導電膜−４二
の第２の誘電体膜、該第２の誘電体股上の第３の導電膜
、および、前記第２および／または第３の導電膜に電気
的に接続−３＝ されためっき層により構成される空中配線を含むもので
ある。

また、前記コンデンサと、前記半導体基板」二に前記空
中配線と同一の前記めっき層により一部分が構成される
能動素子とを含む集積回路である。

以下、本発明における主な構成要素を説明する。

半導体基板は、ＧａＡｓ、Ｓ　ｉ、ＩｎＰ等の半導体に
より構成される。第１、第２、および第３の導電膜は、
Ｔ　ｉ　／　Ｐ　ｔ　／　Ａ　ｕ　％Ｔ　ｉ　／　Ａ　
ｕ　。

Ａ１、Ｔａ等の金属、ＷＳｉなどの導電性の金属シリサ
イドなどにより構成される。第１および第２の誘電体膜
は、ＣＶＤ法、スパッタ法、真空蒸着法などで形成した
酸化ケイ素、窒化ケイ素、酸化ジンタル、アルミナなど
により構成される。酸化物の場合は、陽極酸化法などに
より金属を酸化することでも形成できる。空中配線は、
半導体基板」１に自立し、実質的に空間により絶縁され
ている導体である。

本発明によれば、コンデンサを多層にすることにより半
導体基板」二の占有面積を減少させ、同時に導電膜への
接続に空中配線を使用することで電積構造による誘電体
膜の耐圧の低下などによる製造歩留の低下を防止できる
。

コンデンサが集積回路の回路素子として用いられる場合
、集積回路を構成するＦＥＴなどの能動素子の一部分が
同様のめっき層により構成された空中配線を用いること
が望ましい。この場合、新たな製造工程の付加は不要と
なる。

【実施例） 次に本発明を適用した実施例について説明する。

第１図（ａ）に示すように、半絶縁性ＧａＡｓ基板ｌ上
にＴ　ｉ　／　Ｐ　ｔ　／　Ａ　ｕ金属層をリフトオフ
法にて堆積し、第１の導電膜となる第１の金属パターン
２を形成する。次に、プラズマＣＶＤ法により窒化ケイ
素膜を堆積して第１の誘電体膜３を形成する。

第１図（ｂ）に示すように、第１の誘電体膜３上にＴ　
ｉ　／　Ｐ　ｔ　／　Ａ　ｕをリフトオフ法にて堆積し
て第２の導電膜となる第２の金属パターン４を形成する
。第２の金属パターン４は、少なくとも第１の金属パタ
ーンｌ」二に２つのエアブリッジ（空中配線）用電極を
形成できる形状である。

第１図（ｃ）に示すように、再びプラズマＣＶＤ法によ
る窒化ケイ素膜及びリフトオフ法によるＴ　ｉ　／　Ｐ
　ｔ　／　Ａ　ｕを堆積し、第２の誘電体膜５及び第３
の導電膜となる第３の金属パターン６を形成する。第３
の金属パターン６は、少なくとも第２の金属パターン４
」二に１つのエアブリッジ用の電極を形成できる形状で
ある。

第１図（ｄ）に示すように、通常のフォトリソグラフィ
技術と緩衝フッ酸溶液によるウェットエツチングないし
はドライエツチングにより窒化ケイ素膜を除去し、エア
ブリッジの電極を形成する部分８ａ〜８ｃを開口する。

第１図（ｅ）に示すように、電気めっきによりＡｕ金属
層を形成することでエアブリッジ（空中配線）９ａ〜９
ｃを作成する。このとき、半絶縁性ＧａＡｓ基板１上の
他の領域に作成したＦＥＴ（図示せず）のソース電極を
接続するエアブリッジも同時に作成する。エアブリッジ
９ａによって第１の金属パターン２と第３の金属パター
ン６を接続し、第１の誘電体膜３によるコンデンサと第
２の誘電体膜５によるコンデンサを並列に接続する。エ
アブリッジ９ｂ、９ｃにより第１の金属パターン２と第
２の金属パターン４をコンデンサの電極として、ＧａＡ
ｓ基板１１の集積回路の他の回路素子と接続する。

以上の工程により、第１の金属パターン２と第２の金属
パターン４の間に一つのコンデンサが形成される。

本実施例では、誘電体膜としてプラズマＣＶＤ法による
窒化ケイ素膜を用いたが、他に真空蒸着法、スパッタ法
、陽極酸化法による酸化ケイ素、酸化タンタル、酸化チ
タン、アルミナなどを用いることも可能である。また、
コンデンサの電極としてＴ　ｉ　／　Ｐ　ｔ　／　Ａ　
１１金属層を用いたが、他にＡ１、Ｔａ、Ｔｉ／Ａｕ等
を用いることも可能である。

また、さらに誘電体膜及び金属パターンを形成し、必要
に応μて金属パターン間を接続することで、３層以上の
多層のコンデンサとすることもできる。各コンデンサを
並列に接続する以外に、それぞれを独立した回路素子と
して用いる場合もある。

［発明の効果１ 本発明によるコンデンサは、半導体基板と、該半導体基
板上の第１の導電膜、該第１の導電膜上の第１の誘電体
膜、該第１の誘電体膜上の第２の導電膜、該第２の導電
膜上の第２の誘電体膜、該第２の誘電体膜上の第３の導
電膜、および、前記第２および／または第３の導電膜に
電気的に接続されためっき層により構成される空中配線
を含むものである。

したがって、半導体基板上の占有面積が少なく、耐圧の
低下などによる製造歩留の低下がないコンデンサを提供
することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は、本発明の詳細な説明するため
の断面図、 第２図および第３図は、従来技術を説明するための断面
図である。 図において、 ■・・・半絶縁性ＧａＡｓ基板、 ２・・・第１の金属パターン（第１の導電膜）、３・・
・第１の誘電体膜、 ４・・・第２の金属パターン（第２の導電膜）、５・・
・第２の誘電体膜、 ６・・・第３の金属パターン（第３の導電膜）、８・・
・エアブリッジの電極を形成する部分、９・・・エアブ
リッジ（空中配線）。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板と、 該半導体基板上の第１の導電膜、 該第１の導電膜上の第１の誘電体膜、 該第１の誘電体膜上の第２の導電膜、 該第２の導電膜上の第２の誘電体膜、 該第２の誘電体膜上の第３の導電膜、および、前記第２
   および／または第３の導電膜に電気的に接続されためっ
   き層により構成される空中配線を含むことを特徴とした
   コンデンサ。
2. （２）前記半導体基板上に前記空中配線と同一の前記め
   っき層により一部分が構成される能動素子と特許請求の
   範囲第１項記載のコンデンサを含むことを特徴とした集
   積回路。