JP2874512B2 - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法Info
- Publication number
- JP2874512B2 JP2874512B2 JP5110824A JP11082493A JP2874512B2 JP 2874512 B2 JP2874512 B2 JP 2874512B2 JP 5110824 A JP5110824 A JP 5110824A JP 11082493 A JP11082493 A JP 11082493A JP 2874512 B2 JP2874512 B2 JP 2874512B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- lower electrode
- substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子回路に用いる薄膜キ
ャパシタに関する。
ャパシタに関する。
【０００２】
【従来の技術】集積回路技術の発達によって電子回路が
ますます小型化しており、各種電子回路に必須の回路素
子であるキャパシタの小型化も一段と重要になってい
る。誘電体薄膜を用いた薄膜キャパシタがトランジスタ
等の能動素子と同一の基板上に形成されて利用されてい
るが、能動素子の小型化が急速に進む中で薄膜キャパシ
タの小型化は遅れており、電子回路のより一層の高集積
化を阻む大きな要因となってきている。これは従来用い
られている誘電体薄膜材料がＳｉＯ2 、Ｓｉ3 Ｎ4 等の
ような誘電率が高々１０以下の材料に限られているため
であり、薄膜キャパシタを小型化する手段としては誘電
率の大きな誘電体薄膜を用いることが必要となってい
る。化学式ＡＢＯ3 で表されるペロブスカイト型酸化物
であるＢａＴｉＯ3 、ＳｒＴｉＯ3 、ＰｂＴｉＯ3 及び
イルメナイト型酸化物ＬｉＮｂＯ3 あるいはＢｉ4 Ｔｉ
3 Ｏ1 2 等の強誘電体に属する酸化物、及びこれらの固
溶体は、単結晶あるいはセラミックにおいて１００以上
１００００にも及ぶ誘電率を有することが知られてお
り、セラミック・コンデンサに広く用いられている。こ
れらの材料の薄膜化は上述の薄膜キャパシタの小型化に
極めて有効であり、以前から研究が行われている。
ますます小型化しており、各種電子回路に必須の回路素
子であるキャパシタの小型化も一段と重要になってい
る。誘電体薄膜を用いた薄膜キャパシタがトランジスタ
等の能動素子と同一の基板上に形成されて利用されてい
るが、能動素子の小型化が急速に進む中で薄膜キャパシ
タの小型化は遅れており、電子回路のより一層の高集積
化を阻む大きな要因となってきている。これは従来用い
られている誘電体薄膜材料がＳｉＯ2 、Ｓｉ3 Ｎ4 等の
ような誘電率が高々１０以下の材料に限られているため
であり、薄膜キャパシタを小型化する手段としては誘電
率の大きな誘電体薄膜を用いることが必要となってい
る。化学式ＡＢＯ3 で表されるペロブスカイト型酸化物
であるＢａＴｉＯ3 、ＳｒＴｉＯ3 、ＰｂＴｉＯ3 及び
イルメナイト型酸化物ＬｉＮｂＯ3 あるいはＢｉ4 Ｔｉ
3 Ｏ1 2 等の強誘電体に属する酸化物、及びこれらの固
溶体は、単結晶あるいはセラミックにおいて１００以上
１００００にも及ぶ誘電率を有することが知られてお
り、セラミック・コンデンサに広く用いられている。こ
れらの材料の薄膜化は上述の薄膜キャパシタの小型化に
極めて有効であり、以前から研究が行われている。
【０００３】しかし、これら誘電体薄膜作成プロセスに
おいては、高い誘電率を得るために薄膜作成時や作成後
に高温に保持する必要があり、高融点貴金属材料からな
る下部電極が用いられている。
おいては、高い誘電率を得るために薄膜作成時や作成後
に高温に保持する必要があり、高融点貴金属材料からな
る下部電極が用いられている。
【０００４】また、高誘電率薄膜は酸化雰囲気で作成さ
れるために、導電性酸化物材料からなる下部電極も試み
られている。図４に導電性酸化物ＲｕＯ2 を下部電極に
用いた従来例（特願平２−０５１０１０）を示す。４１
はシリコン基板、４２は４１内に作られた不純物を高濃
度にドープした低抵抗のシリコン電極層、４３は絶縁
層、４４はＲｕＯ2 からなる下部電極、４５はＡｌなど
の下部電極引き出し層、４６はＢａＴｉＯ3 からなる誘
電体層、４７はＡｌなどの上部電極層である。
れるために、導電性酸化物材料からなる下部電極も試み
られている。図４に導電性酸化物ＲｕＯ2 を下部電極に
用いた従来例（特願平２−０５１０１０）を示す。４１
はシリコン基板、４２は４１内に作られた不純物を高濃
度にドープした低抵抗のシリコン電極層、４３は絶縁
層、４４はＲｕＯ2 からなる下部電極、４５はＡｌなど
の下部電極引き出し層、４６はＢａＴｉＯ3 からなる誘
電体層、４７はＡｌなどの上部電極層である。
【０００５】
【発明が解決しようとする課題】しかしながら、高融点
貴金属薄膜は、ドライ・エッチングが困難なために微細
な形状に加工することが難しく、高集積化された電子回
路に適用することは困難である。
貴金属薄膜は、ドライ・エッチングが困難なために微細
な形状に加工することが難しく、高集積化された電子回
路に適用することは困難である。
【０００６】図４に示した従来例においては，この酸化
物薄膜と基板との付着力は微小押し込み法による測定で
は１０ＭＰａ以下と非常に弱く、誘電体薄膜作成時或は
下部電極を加工する過程で、基板と下部電極との間で剥
離が生じるといった不都合がある。更に、導電性酸化物
薄膜形成時に基板のＳｉが酸化され、低誘電率ＳｉＯ2
層の形成や下部電極の抵抗増大といった不都合は避けら
れない。
物薄膜と基板との付着力は微小押し込み法による測定で
は１０ＭＰａ以下と非常に弱く、誘電体薄膜作成時或は
下部電極を加工する過程で、基板と下部電極との間で剥
離が生じるといった不都合がある。更に、導電性酸化物
薄膜形成時に基板のＳｉが酸化され、低誘電率ＳｉＯ2
層の形成や下部電極の抵抗増大といった不都合は避けら
れない。
【０００７】
【課題を解決するための手段】本発明は、基板上に、下
部電極、誘電体薄膜、上部電極が順次積層された構造の
薄膜キャパシタにおいて、下部電極が基板と接する層、
誘電体薄膜と接する層、及び前記基板と接する層と前記
誘電体薄膜と接する層の間に存在する１層以上の中間層
を含んだ少なくとも３層以上の導電層が積層された構造
からなり、基板と接する層が４ａ族元素及びこれらの窒
化物、５ａ族元素及びこれらの窒化物、６ａ族元素のう
ちから選ばれた１以上の材料からなり、誘電体薄膜と接
する層がＲｕ、Ｒｅ、Ｏｓ、Ｒｈ、Ｉｒの酸化物のうち
から選ばれた１以上の材料からなり、該中間層が４ａ、
５ａ、６ａ、７ａ族元素、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒのう
ちから選ばれた１以上の材料からなることを特徴とする
薄膜キャパシタとその製造方法を与え、これにより高誘
電率材料の薄膜を用いて、高い容量密度、優れた絶縁特
性と高い密着強度を有し高集積回路に適用可能な薄膜キ
ャパシタを提供するものである。
部電極、誘電体薄膜、上部電極が順次積層された構造の
薄膜キャパシタにおいて、下部電極が基板と接する層、
誘電体薄膜と接する層、及び前記基板と接する層と前記
誘電体薄膜と接する層の間に存在する１層以上の中間層
を含んだ少なくとも３層以上の導電層が積層された構造
からなり、基板と接する層が４ａ族元素及びこれらの窒
化物、５ａ族元素及びこれらの窒化物、６ａ族元素のう
ちから選ばれた１以上の材料からなり、誘電体薄膜と接
する層がＲｕ、Ｒｅ、Ｏｓ、Ｒｈ、Ｉｒの酸化物のうち
から選ばれた１以上の材料からなり、該中間層が４ａ、
５ａ、６ａ、７ａ族元素、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒのう
ちから選ばれた１以上の材料からなることを特徴とする
薄膜キャパシタとその製造方法を与え、これにより高誘
電率材料の薄膜を用いて、高い容量密度、優れた絶縁特
性と高い密着強度を有し高集積回路に適用可能な薄膜キ
ャパシタを提供するものである。
【０００８】本発明によれば、下部電極の誘電体層と接
する層に電極材料として優れている導電性酸化物を用
い、その層と基板との間の層がＳｉＯ2 形成の抑制や積
層膜全体の応力緩和を担うことによって、導電性酸化物
層と基板との密着性を向上させることができる。従っ
て、誘電体薄膜層と基板との間の各界面で低誘電率層が
形成されることない、密着性の良い薄膜キャパシタを利
用することができる。
する層に電極材料として優れている導電性酸化物を用
い、その層と基板との間の層がＳｉＯ2 形成の抑制や積
層膜全体の応力緩和を担うことによって、導電性酸化物
層と基板との密着性を向上させることができる。従っ
て、誘電体薄膜層と基板との間の各界面で低誘電率層が
形成されることない、密着性の良い薄膜キャパシタを利
用することができる。
【０００９】
【実施例】本発明の実施例の１形態を図２に示す。１１
はシリコン基板、１２は１１内に作られた不純物を高濃
度にドープした低抵抗のシリコン電極層、１３は絶縁
層、１４はＴｉＮからなる下部電極第１層、１５はＲｕ
Ｏ2 からなる下部電極第２層、１６はＢａＴｉＯ3 か
らなる誘電体層、１７はＡｌなどの上部電極層、１８は
Ａｌなどの下部電極引き出し層である。１９はＲｕから
なる中間層、２０は低抵抗の多結晶シリコン層である。
下部電極第１層１４を成膜する前に低抵抗多結晶シリコ
ン層２２を形成する。更に本実施例はＴｉＮからなる下
部電極第１層１４とＲｕＯ 2 からなる下部電極第２層
１５との間にＲｕからなる中間層２１を成膜している。
はシリコン基板、１２は１１内に作られた不純物を高濃
度にドープした低抵抗のシリコン電極層、１３は絶縁
層、１４はＴｉＮからなる下部電極第１層、１５はＲｕ
Ｏ2 からなる下部電極第２層、１６はＢａＴｉＯ3 か
らなる誘電体層、１７はＡｌなどの上部電極層、１８は
Ａｌなどの下部電極引き出し層である。１９はＲｕから
なる中間層、２０は低抵抗の多結晶シリコン層である。
下部電極第１層１４を成膜する前に低抵抗多結晶シリコ
ン層２２を形成する。更に本実施例はＴｉＮからなる下
部電極第１層１４とＲｕＯ 2 からなる下部電極第２層
１５との間にＲｕからなる中間層２１を成膜している。
【００１０】作製方法は以下の通りである。まず、低抵
抗電極層１２を含んだ基板１１にＴｉＮ、ＲｕＯ2 の順
に反応性スパッタ法で成膜した。それぞれ、Ａｒ＋
Ｎ2 、Ａｒ＋Ｏ2 混合ガス中、４ｍＴｏｒｒのガス圧、
基板温度２００℃で成膜した。その後、フォトリソグラ
フィにより所定のパターンのレジスト・マスクを形成
し、Ｏ2 及びＣｌ2 或はＣＦ4 を含んだ混合ガスのプラ
ズマ中で下部電極のドライ・エッチングを行い下部電極
を形成した。ＢａＴｉＯ3 膜１６は化学量論組成のター
ゲットを用いた高周波マグネトロン・スパッタ法で、Ａ
ｒ＋Ｏ2 混合ガス中、１０ｍＴｏｒｒのガス圧、基板温
度５００℃で成膜した。ＢａＴｉＯ3 薄膜はＣｌ2 ＋Ｓ
Ｆ6 混合ガスでドライ・エッチングを行い所望の形状に
加工した。最後に、ＡｌをＤＣスパッタ法で成膜して、
上部電極１７及び下部電極引き出し層１８を形成した。
抗電極層１２を含んだ基板１１にＴｉＮ、ＲｕＯ2 の順
に反応性スパッタ法で成膜した。それぞれ、Ａｒ＋
Ｎ2 、Ａｒ＋Ｏ2 混合ガス中、４ｍＴｏｒｒのガス圧、
基板温度２００℃で成膜した。その後、フォトリソグラ
フィにより所定のパターンのレジスト・マスクを形成
し、Ｏ2 及びＣｌ2 或はＣＦ4 を含んだ混合ガスのプラ
ズマ中で下部電極のドライ・エッチングを行い下部電極
を形成した。ＢａＴｉＯ3 膜１６は化学量論組成のター
ゲットを用いた高周波マグネトロン・スパッタ法で、Ａ
ｒ＋Ｏ2 混合ガス中、１０ｍＴｏｒｒのガス圧、基板温
度５００℃で成膜した。ＢａＴｉＯ3 薄膜はＣｌ2 ＋Ｓ
Ｆ6 混合ガスでドライ・エッチングを行い所望の形状に
加工した。最後に、ＡｌをＤＣスパッタ法で成膜して、
上部電極１７及び下部電極引き出し層１８を形成した。
【００１１】ＢａＴｉＯ3 膜厚と実効誘電率の関係を
図３に示す。図３において３１は図２の構造の試料につ
いての測定値を示す。実効誘電率はＢａＴｉＯ3 膜厚
に依存せず約２４０の一定値となっており、界面に低誘
電率層が形成されていないことがわかる。図３において
３２は比較のために図４に示した構造の試料を作成して
測定した結果を示す。この場合はＢａＴｉＯ3 膜厚の
減少と共に実効誘電率が低下しており、基板と下部電極
との界面での低誘電率層生成が明らかである。また、微
小押し込み法による付着強度は、図４に示した構造では
１０ＭＰａ以下であったのに対して、図２の構造では５
０ＭＰａに向上し、誘電体膜作製時や下部電極加工時に
剥離を生じることもなくなった。
図３に示す。図３において３１は図２の構造の試料につ
いての測定値を示す。実効誘電率はＢａＴｉＯ3 膜厚
に依存せず約２４０の一定値となっており、界面に低誘
電率層が形成されていないことがわかる。図３において
３２は比較のために図４に示した構造の試料を作成して
測定した結果を示す。この場合はＢａＴｉＯ3 膜厚の
減少と共に実効誘電率が低下しており、基板と下部電極
との界面での低誘電率層生成が明らかである。また、微
小押し込み法による付着強度は、図４に示した構造では
１０ＭＰａ以下であったのに対して、図２の構造では５
０ＭＰａに向上し、誘電体膜作製時や下部電極加工時に
剥離を生じることもなくなった。
【００１２】図２で中間層２１は下部電極第１層１４と
下部電極第２層１５との間の密着性を向上させる働きを
すると同時に下部電極第１層１４が下部電極第２層１５
成膜時に酸化されることを防ぐ働きもする。例えば図２
に示した構造のキャパシタの誘電率は図１に示したよう
な構造のキャパシタと変わらないが、付着強度は８０Ｍ
Ｐａ以上に向上した。
下部電極第２層１５との間の密着性を向上させる働きを
すると同時に下部電極第１層１４が下部電極第２層１５
成膜時に酸化されることを防ぐ働きもする。例えば図２
に示した構造のキャパシタの誘電率は図１に示したよう
な構造のキャパシタと変わらないが、付着強度は８０Ｍ
Ｐａ以上に向上した。
【００１３】下部電極第２層はＲｕＯ2 以外のＲｅ、Ｏ
ｓ、Ｒｈ、Ｉｒの導電性酸化物も同様の効果があり、下
部電極第１層はＴｉＮ以外にもＺｒ、Ｔａ、Ｈｆ及びこ
れらの窒化物、Ｔｉ、Ｖ、Ｎｂ、Ｃｒ、Ｍｏ、Ｗに変え
ても図１に示した構造でいずれも４０ＭＰａ以上の付着
強度が得られ、同様の効果が確認された。
ｓ、Ｒｈ、Ｉｒの導電性酸化物も同様の効果があり、下
部電極第１層はＴｉＮ以外にもＺｒ、Ｔａ、Ｈｆ及びこ
れらの窒化物、Ｔｉ、Ｖ、Ｎｂ、Ｃｒ、Ｍｏ、Ｗに変え
ても図１に示した構造でいずれも４０ＭＰａ以上の付着
強度が得られ、同様の効果が確認された。
【００１４】
【発明の効果】以上説明したように、本発明によれば下
部電極のうち誘電体と接する導電性酸化物層と基板との
密着性を大幅に向上させることが可能となり、実効誘電
率の高い薄膜キャパシタを集積回路に利用することが可
能となる。
部電極のうち誘電体と接する導電性酸化物層と基板との
密着性を大幅に向上させることが可能となり、実効誘電
率の高い薄膜キャパシタを集積回路に利用することが可
能となる。
【図１】参考例を示すキャパシタの断面図である。
【図２】本発明の実施例を示す薄膜キャパシタの断面図
である。
である。
【図３】本発明の効果を示すための特性図である。
【図４】従来技術による薄膜キャパシタの断面図であ
る。
る。
１１、４１ シリコン基板 １２、４２ 低抵抗シリコン層 １３、４３ 絶縁層 １４ ＴｉＮ層 １５、５１ ＲｕＯ2 層 １６、４６ ＢａＴｉＯ3 層 １７、４７ 上部電極 １８、４５ 下部電極引き出し層 ２１ Ｒｕ層 ２２ 低抵抗の多結晶シリコン層 ３１ 図２に示した本発明を適用した試料の実効誘電率 ３２ 従来技術による試料の実効誘電率 ４４ ＲｕＯ2 層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−67792（ＪＰ，Ａ) ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ Ｖ ｏｌ．23，Ｎｏ．３ Ａｕｇｕｓｔ1980 ｐ．1006 セラミックス 27（1992）Ｎｏ．８ ｐ．ｐ．720−727 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】基板上に、下部電極、誘電体薄膜、上部電
極が順次積層された構造の薄膜キャパシタにおいて、下
部電極が基板と接する層、誘電体薄膜と接する層、及び
前記基板と接する層と前記誘電体薄膜と接する層の間に
存在する１層以上の中間層を含んだ少なくとも３層以上
の導電層が積層された構造からなり、基板と接する層が
４ａ族元素及びこれらの窒化物、５ａ族元素及びこれら
の窒化物、６ａ族元素のうちから選ばれた１以上の材料
からなり、誘電体薄膜と接する層がＲｕ、Ｒｅ、Ｏｓ、
Ｒｈ、Ｉｒの酸化物のうちから選ばれた１以上の材料か
らなり、該中間層が４ａ、５ａ、６ａ、７ａ族元素、Ｒ
ｕ、Ｏｓ、Ｒｈ、Ｉｒのうちから選ばれた１以上の材料
からなることを特徴とする薄膜キャパシタ。 - 【請求項２】基板上に、４ａ族元素及びこれらの窒化
物、５ａ族元素及びこれらの窒化物、６ａ族元素のうち
から選ばれた１以上の材料と、４ａ、５ａ、６ａ、７ａ
族元素、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒのうちから選ばれた１
以上の材料と、Ｒｕ、Ｒｅ、Ｏｓ、Ｒｈ、Ｉｒ及びこれ
らの酸化物のうちから選ばれた１以上の材料とを順次積
層する工程とによって下部電極を作成し、つづいて該下
部電極上に誘電体薄膜を作成し、更に上部電極を形成す
る工程を備えたことを特徴とする薄膜キャパシタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110824A JP2874512B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110824A JP2874512B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜キャパシタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17011097A Division JP2850903B2 (ja) | 1997-06-26 | 1997-06-26 | 薄膜キャパシタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326249A JPH06326249A (ja) | 1994-11-25 |
| JP2874512B2 true JP2874512B2 (ja) | 1999-03-24 |
Family
ID=14545596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5110824A Expired - Lifetime JP2874512B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874512B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3452763B2 (ja) | 1996-12-06 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
| JP3299909B2 (ja) * | 1997-02-25 | 2002-07-08 | シャープ株式会社 | 酸化物導電体を用いた多層構造電極 |
| JP3484324B2 (ja) | 1997-07-29 | 2004-01-06 | シャープ株式会社 | 半導体メモリ素子 |
| JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
| KR100277939B1 (ko) * | 1997-12-29 | 2001-02-01 | 구자홍 | 강유전체를갖는커패시터의하부전극 |
| JP2002280523A (ja) | 2001-03-16 | 2002-09-27 | Nec Corp | 半導体記憶装置とその製造方法 |
| KR100434489B1 (ko) | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3021800B2 (ja) * | 1990-07-24 | 2000-03-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-05-13 JP JP5110824A patent/JP2874512B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ Ｖｏｌ．２３，Ｎｏ．３ Ａｕｇｕｓｔ１９８０ ｐ．１００６ |
| セラミックス ２７（１９９２）Ｎｏ．８ ｐ．ｐ．７２０−７２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326249A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122923A (en) | Thin-film capacitors and process for manufacturing the same | |
| US5053917A (en) | Thin film capacitor and manufacturing method thereof | |
| JP3041596B2 (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JPH0563205A (ja) | 半導体装置 | |
| JP2874512B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| US6459137B1 (en) | Method for constructing ferroelectric capacitors on integrated circuit substrates | |
| JPH03101260A (ja) | 薄膜コンデンサ | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP2850903B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3123448B2 (ja) | 薄膜キャパシタ | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| EP0490288A2 (en) | Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element | |
| JPH03253065A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH03257857A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP3120568B2 (ja) | 薄膜キャパシタ | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| US6312567B1 (en) | Method of forming a (200)-oriented platinum layer | |
| JPH0387056A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH02248089A (ja) | 電子部品 | |
| JP3408019B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0547587A (ja) | 薄膜キヤパシタとその製造方法 | |
| JPH04167554A (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR0179804B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| JP3172665B2 (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |