JPS5942965B2 - インタ−デイジタル構造のキヤパシタの製作方法 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロ波集積回路の回路素子の製作方法に関
するものであり、さらに詳しくは誘電体あるいは磁性体
の基板上に導体膜を対向させて得られるインターディジ
タル構造のキャパシタの製作方法に関する。

現在マイクロ波集積回路に用いられているキャパシタに
は、大別して高誘電体材料を多層の電極で挟む形状でそ
れ自身独立に製作されているチップキャパシタと、基板
上にやはり酸化タンタル、酸化アルミニウム等の高誘電
率の薄膜、あるいは８１０２等の薄膜を導電性電極で挟
む形状で他の回路と一体化して形成する多層構造のキャ
パシタ、さらに基板上に他の回路と一体化して互いの電
極を櫛型に形成し、小さな空隙を介して対向せしめるよ
うにしたインターディジタル構造のキャパシタに分けら
れる。

前記３種類の中で、チップキャパシタは半田付等の余計
な手間がかかり、多層構造のキャパシタは非常に小さく
できるが製作手順が複雑になるという欠点がある。

該二種類のキャパシタと比べて、インターディジタル構
造のキャパシタは、容易にしかも他の回路と一体化して
製作できる点で優れているが、容量の大きさきいう点で
は上記三者に劣る。

本発明の目的は、従来のインターディジタル構造のキャ
パシタのこのような欠点を充分考慮し、容量の大きなイ
ンターディジタル構造のキャパシタを得るための製作方
法を提供することにある。

本発明によればセラミック、石英、フェライト等の誘電
体若しくは磁性体からなる基板上に、導電性の優れた第
１の金属薄膜を形成し、さらに前記第１の金属薄膜上に
該第１の金属薄膜と選択エツチングできるような第２の
金属薄膜を設け、該第２の金属薄膜を一方の対向電極パ
ターンに整形した後、該第２の金属薄膜パターンをマス
クとして露出する前記第１の金属薄膜をサイドエッチを
伴うエツチングにより除去し、前記第２の金属薄膜パタ
ーンをマスクとして他の一方の対向電極の金属薄膜を形
成することを特徴とするインターディジタル構造のキャ
パシタの製作方法が得られる。

さらに本発明によればセラミック、石英、フェライト等
の誘電体若しくは磁性体からなる基板上に、導電性の優
れた第１の金属薄膜を形成し、さらに前記第１の金属薄
膜上にホトレジス等の誘電体層を設は該誘電体層を一方
の対向電極パターンに整形した後、該パターンをマスク
として露出する前記第１の金属薄膜をサイドエッチを伴
なうエツチングにより除去し、前記誘電体層のパターン
をマスクとして他の一方の対向電極の金属薄膜を形成し
た後、前記誘電体層と該誘電体層上の金属薄膜を除去す
ることを特徴とするインターディジタル構造のキャパシ
タの製作方法が得られる。

以下図面を用いて詳細に説明する。

第１図は従来のインターディジタル構造のキャパシタの
製作方法を説明するための図でａ−ｄは各主要工程を説
明するための図でＣ′、ｄ′はそれぞれｃ、ｄのＡ−Ｈ
における断面図である。

第１図において、ａの工程は石英、セラミックあるいは
フェライトのような誘電体若しくは磁性体の基板１上に
、導電性の優れた金、銅等の金属薄膜２を形成している
。

この場合、基板との接着性の良いＣｒ等の金属薄膜を、
上記金属薄膜２と基板の間に介在させているが説明を容
易にするために図面では省略している。

ｂの工程では、ａの工程で示した片面メタライズの基板
上にホトレジスト膜３を形成している。

さらにｃ 、 ｃ’の工程では、ｂの工程で形成したホ
トレジスト膜３をインターディジタル構造のキャパシタ
を得るために所定のパターンに化工整形している。

またさらにｄ 、 ｄ’の工程では、Ｃの工程で整形し
たホトレジストのマスクに保護されている以外の露出し
た部分について、エツチングにより溶解せしめた後、ホ
トレジスト膜を除去して得られたインターディジタル構
造のキャパシタを示している。

Ｃおよびｄの工程を説明するための図からも明らかなよ
うに、ホトレジスト膜のマスクが整形された場合の対向
電極を作る目的の空隙Ｗと、エツチングを行ない実際に
得られるインターディジタル構造のキャパシタの対向電
極の空隙Ｗ）は必然的にＷ′〉Ｗの関係になる。

この理由は前記金属薄膜２の露出部分のエツチングを行
う際に該金属薄膜の厚さと同程度のサイドエッチを伴う
からである。

つまり、従来の方法ではサイドエッチの量を△Ｗとする
とインターディジタル構造のキャパシタの対向電極間の
空隙の最小値は、ホトレジスト膜のマスクを作る際の化
学的処理、あるいはフォトマスクを作る際の写真技術等
によって決まる限界値Ｗにサイドエッチの景２△Ｗを加
えた値となる。

したがって、ギャップ間隔が必要以上に拡大し容量が低
下せざるを得なかった。

第２図は本発明によるインターディジタルキャパシタの
製作方法の第１の発明の一実施例を説明するための図で
ａ−ｄは各工程を説明するための図で、ｂ′、ｃ′、ｄ
′は各す、ｃ、ｄのＡ−Ｂにおける断面を模式的に示す
。

ａの工程はセラミックあるいはフェライトのような誘電
体もしくは磁性体基板１上に、たとえば銅のような導電
性の優れた第１の金属薄膜２と、さらに前記第１の銅の
ような金属薄膜と選択エツチングできる金の如き第２の
金属薄膜４を形成している。

なお、この場合も前記従来例で説明したように第１の金
属薄膜２と基板１との間には、接着性の良いＣｒ等の金
属薄膜が介在しているが、説明の簡単化のために図面上
では省略している。

また、前記選択エツチングの例として第１の金属薄膜に
銅、第２の金属薄膜に金を用いて説明したが、このよう
な第１の金属薄膜と第２の金属薄膜の組み合わせはこの
他にも、銅とモリブデン、銅と白金、銅と銀、金とモリ
ブデン、金と白金等等多種多様な組み合わせがある。

ｂの工程は、ホトエツチング技術により前記第２の金属
薄膜４を一方の対向電極を形成するための所定の櫛形パ
ターンに整形せしめている。

Ｃの工程は、ｂの工程で、前記第２の金属薄膜４をフォ
トエツチング技術により化工して得られた、櫛型のマス
クパターンによって保護された以外の前記第１の金属薄
膜２の露出した部分についてエツチングを行い除去して
いる。

なおこの工程を説明する平面図の中で点線で示している
のが前記第１の金属薄膜であり、さらに断面図に前記第
１の金属薄膜をエツチングする際にサイドエッチ△Ｗが
進行している状況を示している。

ｄの工程は、Ｃの工程までに得られた前記第２の金属薄
膜をマスクとして蒸着等の方法により他の一方の対向電
極となる金属薄膜５を形成している。

さらに詳しく説明すると、ｄの工程を説明するための１
＠而図の中で示した対向電極間の空隙幅Ｗ“は、Ｃの工
程で説明したサイドエッチの量△Ｗに等しい。

また金属薄膜５の厚さは、前記第１の金属薄膜２よりも
やや薄く形成し電気的に接続しないようにしている。

以上の説明から明らかなように、従来のインターディジ
タル構造のキャパシタの対向電極間の空隙幅がフォトレ
ジスト膜のマスクを作る場合の化学的処理あるいはフォ
トマスクを作る際の写真技術等によって決まる限界値の
１０〜２０μｍにサイドエッチの量の２倍を加えたもの
に比べて、本発明によるインターディジタル構造のキャ
パシタは、前記空隙幅をサイドエッチの量だけにするこ
とができ、しかもこのサイドエッチの量は、前記導電性
の優れた金属薄膜の厚さ、あるい（′まエツチングの方
法により容易に調整可能であり数μｍにすることができ
るので、大きな容量を得ることができる。

第３図は本発明のインターディジタル構造のキャパシタ
の第２の発明の一実施例を説明するための図でａは最終
前工程、ｂは最終工程の説明を行うための平面図及び２
倍の図で、ａ′、ｂ′は各ａ。

ｂのＡ−Ｂにおける断面を模式的に示している。

第２の発明の特徴は、前記第１の発明の一実施例の中で
説明した、第１の導電性の優れた金属薄膜２と選択エツ
チングできる第２の金属薄膜４と同様の役割をホトレジ
スト膜３により代用せしめている。

この方法によれば、ａ、ｂの各工程からも明らかなよう
に、前記第３の導電性の優れた金属薄膜の膜厚を第１の
導電性の優れた金属膜厚と同等か多少厚くできる。

なお、レジスト膜としては上述のホトレジスト膜のみな
らず、エツチング技術を用いて整形したＳｉＯ□、Ｔａ
２０５ 等の誘電体膜であってもよい。

以上本発明によるインターディジタル構造のキャパシタ
の製造方法の一実施例について説明したが、本発明によ
るインターディジタル構造のキャパシタは高周波増幅器
、集中定数サーキャレータ高用波の各種Ｐ波器等に小型
、安価な容量素子として容易に用いることができ、しか
も従来、形状が大きな割に容量が小さかったために適用
できなかった比較的低い周波数にも使用が可能となる。

【図面の簡単な説明】

第１図は従来のインターディジタルの構造のキャパシタ
の製作方法を説明するための図、第２図は本発明のイン
ターディジタル構造のキャパシタの第１の発明の一実施
例を説明するための図、第３図は本発明によるインター
ディジタル構造のキャパシタの第２の発明の一実施例を
説明するための図である。 図において、１・・・・・・誘電体若しくは磁性体基板
、２・・・・・・第１の金属薄膜、３・・・・・・ホト
レジスト膜、４・・・・・・第２の金属膜、５・・・・
・・第３の金属薄膜、Ｗ・・・・・・ホトレジスト膜に
パターンを整形した場合の空隙、Ｗ′・・・・・・従来
の方法による対極電極間の空隙、Ｗ“・・・・・・本発
明の方法による対向電極間の空隙、△Ｗ・・・・・・サ
イドエッチ。

Claims (1)

1. 【特許請求の範囲】 １ セラミック、石英、フェライト等の誘電体若しくは
   磁性体からなる基板上に、導電性の優れた第１の金属薄
   膜を形成し、さらに前記第１の金属薄膜上に該第１の金
   属薄膜と選択エツチングできるような第２の金属薄膜を
   設け、該第２の金属薄膜を一方の対向電極パターンに整
   形した後、該第２の金属薄膜パターンをマスクとして露
   出する前記第１の金属薄膜をサイドエッチを伴うエツチ
   ングにより除去し、前記第２の金属薄膜パターンをマス
   クとして他の一方の対向電極の金属薄膜を形成すること
   を特徴とするインターディジタル構造のキャパシタの製
   作方法。 ２ セラミック、石英、フェライト等の誘電体若しくは
   磁性体からなる基板上に、導電性の優れた第１の金属薄
   膜を形成し、さらに前記第１の金属薄膜上にホトレジス
   等の誘電体層を設は該誘電体層を一方の対向電極パター
   ンに整形した後、該パターンをマスクとして露出する前
   記第１の金属薄膜をサイドエッチを伴なうエツチングに
   より除去し、前記誘電体層のパターンをマスクとして他
   の一方の対向電極の金属薄膜を形成した後、前記誘電体
   層と該誘電体層上の金属薄膜を除去するこさを特徴とす
   るインターディジタル構造のキャパシタの製作方法。