JPH03257856A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03257856A
JPH03257856A JP5536590A JP5536590A JPH03257856A JP H03257856 A JPH03257856 A JP H03257856A JP 5536590 A JP5536590 A JP 5536590A JP 5536590 A JP5536590 A JP 5536590A JP H03257856 A JPH03257856 A JP H03257856A
Authority
JP
Japan
Prior art keywords
insulating film
capacitor
uneven shape
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5536590A
Other languages
English (en)
Inventor
Toshiharu Tanpo
反保　敏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5536590A priority Critical patent/JPH03257856A/ja
Publication of JPH03257856A publication Critical patent/JPH03257856A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１） （２） 産業上の利用分野 本発明は、モノリシックに形成されたキャパシタを含む
半導体装置に関するものである。
従来の技術 第４図に従来のキャパシタを有する半導体装置の断面図
を示す。第３図中の１１は半導体基板、１２は下部電極
、１３は絶縁膜、１４は下部電極１２の引出し電極窓、
１５は下部電極１２の引出し配線、１６は上部電極であ
る。第４図においては、下部電極１２−絶縁膜１３−上
部電極１６によってキャパシタが構成されている。
発明が解決しようとする課題 上記、従来の構造のキャパシタでは、大容量を得るため
には電極面積を太き（しなければならず、そうすると、
チップサイズが増大するという問題がある。
本発明はこのような問題を解決する半導体装置を提供す
るものである。
課題を解決するための手段 この間層を解決するために、下部電極すなわち第１の導
電性膜の表面に凹凸形状を設け、この凹凸形状にそって
凹凸状に絶縁膜および上部電極（第２の導電性膜）を積
層し、キャパシタを構成するものである。
作用 このようにれは、凹凸形状により電極の表面積を実効的
に増大させることができるから、チップサイズの増大な
しに、大容量のコンデンサが形成できる。一方従来のキ
ャパシタと同容量のキャパシタを得るには従来よりチッ
プサイズの減少がはかれ、高集積化が可能となる。
実施例 本発明の実施例を以下に説明する。
第１図は本発明の第１の実施例を示すものであり、下部
電極下の凹凸形状を絶縁膜で形成した実施例の断面図で
ある。
第１図において、導体基板１の表面上には、凹凸形状と
してストライプ状溝３を有する絶縁膜２が形成され、前
記絶縁膜２の上面およびストライプ状溝３の内面にそっ
てキャパシタの下部電極４が形成され、絶縁膜５を介し
て上部電極６が形成された構造となっている。このよう
にすれば、部電極４の実効面積はストライブ状溝３の側
壁面積部分だけ増大し、キャパシタ容量の増大が図られ
る。また、ストライブ状溝３の深さ絶縁膜２３の膜厚に
より制御できる。
第２図は本発明の第２の実施例を示すものであり、下部
電極４下のストライブ状溝３を半導体基板１で形成した
実施例の断面図である。
第２図において、半導体基板ｌの主面上のストライブ状
溝３を、半導体基板ｌをエツチングして形成し、その表
面にストライブ状溝３の形状にそって下部電極４．絶縁
膜５．上部電極６からなるキャパシタを形成している。
第３図は本発明の第３の実施例を示すものであり、下部
電極４自体にストライプ状溝３を形成した実施例の断面
図である。この実施例においては下部電極４の表面にス
トライプ状溝３を形成し、この凹凸形状にそって絶縁膜
５．上部電極６を形成している。
なお、上部、下部電極４，６の材料はポリシリコン、Ｔ
ｉ、Ａｕ、Ｐｔ、Ｗなどの導電性のものであけばよい。
発明の効果 本発明によれば、従来のキャパシタと同一面積で、凹凸
形状のサイズをコントロールすることにより、大容量の
キャパシタが形成できる。従来のキャパシタとと同一容
量では面積が小さ（できるため、大容量および高集積化
が可能となる。
【図面の簡単な説明】
第１図、第２図および第３図は本発明の第１゜第２およ
び第３の実施例における半導体装置を示す断面図、第４
図は従来の半導体装置の断面図である。 １．１１・・・・・・半導体基板、２，５．１３・・・
・・・絶縁膜、３・・・・・・ストライプ状溝（凹凸形
状〉、４゜１２・・・・・・下部電極（第１の導電性膜
）、６．１６・・・・・・上部電極（第２の導電性膜）
。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板の一生面上に、表面に凹凸形状を有す
    る第１の導電性膜を形成し、上記第１の導電性膜の表面
    に、上記凹凸形状にそった凹凸状、絶縁膜および第２の
    導電性膜を順次積層して形成し、上記第１，第２の導電
    性膜および上記絶縁膜からなる積層キャパシタを形成し
    たことを特徴とする半導体装置。
  2. （２）半導体基板表面に絶縁膜による凹凸形状を形成し
    、この凹凸形状にそって第１の導電性膜を形成したこと
    を特徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）半導体基板表面に凹凸形状を形成し、この凹凸形
    状にそって第１の導電性膜を形成したことを特徴とする
    特許請求の範囲第１項記載の半導体装置。
JP5536590A 1990-03-07 1990-03-07 半導体装置 Pending JPH03257856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5536590A JPH03257856A (ja) 1990-03-07 1990-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5536590A JPH03257856A (ja) 1990-03-07 1990-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH03257856A true JPH03257856A (ja) 1991-11-18

Family

ID=12996463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5536590A Pending JPH03257856A (ja) 1990-03-07 1990-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH03257856A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
EP1616360A2 (en) * 2003-03-05 2006-01-18 William B. Duff, Jr. Electrical charge storage device having enhanced power characteristics
JP2016504762A (ja) * 2012-12-14 2016-02-12 スパンション エルエルシー 三次元コンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
EP1616360A2 (en) * 2003-03-05 2006-01-18 William B. Duff, Jr. Electrical charge storage device having enhanced power characteristics
EP1616360A4 (en) * 2003-03-05 2006-12-27 William B Duff Jr ELECTRIC CHARGE BUILDING DEVICE HAVING IMPROVED POWER CHARACTERISTICS
US7289312B2 (en) 2003-03-05 2007-10-30 Duff Jr William B Electrical charges storage device having enhanced power characteristics
JP2016504762A (ja) * 2012-12-14 2016-02-12 スパンション エルエルシー 三次元コンデンサ

Similar Documents

Publication Publication Date Title
KR960012465A (ko) 반도체 디바이스 및 그 제조 방법
JPH03257856A (ja) 半導体装置
JPH1074906A (ja) Ｄｒａｍ
JPS62190869A (ja) 半導体記憶装置
KR940022841A (ko) 반도체장치의 커패시터 및 그 제조방법
JPH0573273B2 (ja)
JPH0247862A (ja) 半導体集積回路装置
JPS62104067A (ja) 半導体装置
JPH03257855A (ja) 半導体装置
JPS63240057A (ja) スタツク型キヤパシタ
JPS61170057A (ja) 縦型キヤパシタ−
JPH02126665A (ja) 半導体装置
JPS61279166A (ja) 混成集積回路用基板
JPS6211257A (ja) マイクロ波集積回路
JP2579236B2 (ja) トランジスタおよびその製造方法
KR920000384B1 (ko) 반도체 기억장치의 제조방법 및 그 소자
KR0133831B1 (ko) 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법
KR100266020B1 (ko) 캐패시터및그의형성방법
JPH0294661A (ja) 集積回路の容量素子
JPS61248458A (ja) 半導体集積回路装置
JP2954254B2 (ja) 誘電体分離基板
JPS61198660A (ja) 半導体集積回路のｍｉｍ容量
KR100204019B1 (ko) 반도체 소자의 전하 저장 전극 형성 방법
JPH065806A (ja) 半導体装置
JPH0245987A (ja) 半導体レーザ装置