JPH03257855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03257855A JPH03257855A JP5536490A JP5536490A JPH03257855A JP H03257855 A JPH03257855 A JP H03257855A JP 5536490 A JP5536490 A JP 5536490A JP 5536490 A JP5536490 A JP 5536490A JP H03257855 A JPH03257855 A JP H03257855A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- capacitor
- continuity
- insulating film
- laid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置における容量形成構造に関するもの
である。
である。
従来の技術
近年、高密度高集積化の進む半導体装置において、フィ
ルター及びその他のディスクリート部品の内蔵に伴なう
容量形成の際の占有面積、精度等が重要視されている。
ルター及びその他のディスクリート部品の内蔵に伴なう
容量形成の際の占有面積、精度等が重要視されている。
以下、図面を参照しながら、従来の容量形成について説
明する。
明する。
第3図は従来のMO8型容量を形成するもので金属11
と拡散層12の間に酸化膜13をはさんだ構造になって
いる。
と拡散層12の間に酸化膜13をはさんだ構造になって
いる。
第4図は従来のJUNCT I ON型容量を形成する
ものでダイオードに逆バイアスをかけることによってで
きる空乏層14を利用した構造になっている。
ものでダイオードに逆バイアスをかけることによってで
きる空乏層14を利用した構造になっている。
第5図は上記第3図、第4図の等価回路を示したもので
ある。
ある。
以上のような構造をもつ容量は、材料の誘電率、中間層
の厚み、有効面積等のパラメータにより容量値を決定し
ているが、材料の誘電率、中間層の厚みを調整しても限
界があり、大変困難であるといってよい。そのため、大
容量を得るためには並列接続を施さなければならないが
占有面積が大きくなるという欠点を有していた。
の厚み、有効面積等のパラメータにより容量値を決定し
ているが、材料の誘電率、中間層の厚みを調整しても限
界があり、大変困難であるといってよい。そのため、大
容量を得るためには並列接続を施さなければならないが
占有面積が大きくなるという欠点を有していた。
発明が解決しようとする課題
本発明は上記欠点の面積に関する問題を解消し、小面積
高容量を実現する構造の容量を提供するものである。
高容量を実現する構造の容量を提供するものである。
課題を解決するための手段
この目的を達成するために本発明の容量構造はZ軸方向
に容量を重ねていき、接続を並列にとZことで小面積高
容量を達成することが可能となる。
に容量を重ねていき、接続を並列にとZことで小面積高
容量を達成することが可能となる。
作用
この構成により、容量構造が半導体基板の垂面方向に多
層に形成できる。
層に形成できる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第1図は本発明の実施例におけるMO8型容量を用いた
並列接続の容量構造である。第1図において1は導体(
配線あるいは拡散層)、2は絶縁膜、3は端子4はスル
ーホールである。以上のように構成された容量について
以下その構造を説明する。まず、第1の導体1aの上に
絶縁膜2aをひき、第2の導体】bを重ねる他に第1の
導体と導通をとるためにスルーホール4aを開け、そこ
にも第2の導体1bを施す。第2の導体1bの上にも絶
縁膜2bをひき、第3の導体1cを重ねる他に第1の導
体1aを導通をとった第2の導体1bと導通をとるため
にスルーホール4bを開け、そこにも第3の導体ICを
施す。これをn回繰り返すことにより、容量は並列に接
続されていき、容量値はそれらの和となる。
並列接続の容量構造である。第1図において1は導体(
配線あるいは拡散層)、2は絶縁膜、3は端子4はスル
ーホールである。以上のように構成された容量について
以下その構造を説明する。まず、第1の導体1aの上に
絶縁膜2aをひき、第2の導体】bを重ねる他に第1の
導体と導通をとるためにスルーホール4aを開け、そこ
にも第2の導体1bを施す。第2の導体1bの上にも絶
縁膜2bをひき、第3の導体1cを重ねる他に第1の導
体1aを導通をとった第2の導体1bと導通をとるため
にスルーホール4bを開け、そこにも第3の導体ICを
施す。これをn回繰り返すことにより、容量は並列に接
続されていき、容量値はそれらの和となる。
第2図は第1図の容量構造の等価回路を示し、端子3間
に並列に容量が形成されている。
に並列に容量が形成されている。
なお、上記説明のMO8型容量はJUNCTION型他
容量構成をするものであればよく、並列に限らず面積を
小さくするために上下の導通をとらず同じZ軸上に数種
の容量を設けることができるということは言うまでもな
い。
容量構成をするものであればよく、並列に限らず面積を
小さくするために上下の導通をとらず同じZ軸上に数種
の容量を設けることができるということは言うまでもな
い。
発明の効果
以上のように本発明はZ軸上に容量を重ねる構造をとる
ことによって、小面積高容量を実現することができ、そ
の実用的効果は大なものがある。
ことによって、小面積高容量を実現することができ、そ
の実用的効果は大なものがある。
第1図は本発明の一実施例におけるMO8型容量を用い
た多層構造図、第2図は第1図の等価回路図、第3図は
従来のMO3型容量を示す断面図、第4図は従来のJU
NCT I ON容量を示す断面図、第5図は第3図、
第4図の等価面路図である。 1・・・・・・導体、2・・・・・・絶縁膜、3・・・
・・・端子、4・・・・・・スルーホール。
た多層構造図、第2図は第1図の等価回路図、第3図は
従来のMO3型容量を示す断面図、第4図は従来のJU
NCT I ON容量を示す断面図、第5図は第3図、
第4図の等価面路図である。 1・・・・・・導体、2・・・・・・絶縁膜、3・・・
・・・端子、4・・・・・・スルーホール。
Claims (1)
- 半導体基板上のZ軸方向に導体と絶縁物による多層構造
の薄膜容量を備え、かつ各容量間は並列に接続されてな
ることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5536490A JPH03257855A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5536490A JPH03257855A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03257855A true JPH03257855A (ja) | 1991-11-18 |
Family
ID=12996437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5536490A Pending JPH03257855A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03257855A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
EP1017101A1 (fr) * | 1998-12-29 | 2000-07-05 | Koninklijke Philips Electronics N.V. | Circuit intégré incluant un réseau capacitif à faible dispersion |
US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
JP2009111013A (ja) * | 2007-10-26 | 2009-05-21 | Rohm Co Ltd | 半導体装置 |
-
1990
- 1990-03-07 JP JP5536490A patent/JPH03257855A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
EP1017101A1 (fr) * | 1998-12-29 | 2000-07-05 | Koninklijke Philips Electronics N.V. | Circuit intégré incluant un réseau capacitif à faible dispersion |
US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
US6885543B1 (en) | 2000-09-05 | 2005-04-26 | Marvell International, Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
JP2009111013A (ja) * | 2007-10-26 | 2009-05-21 | Rohm Co Ltd | 半導体装置 |
US8395236B2 (en) | 2007-10-26 | 2013-03-12 | Rohm Co., Ltd. | MIM capacitor structure having penetrating vias |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
JP2826149B2 (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
JP4937489B2 (ja) | 受動素子を有する半導体デバイスおよびそれを作製する方法 | |
EP0817259A3 (en) | Thin film capacitor with resistance measuring element | |
KR970030837A (ko) | 반도체 장치의 제조 방법 | |
KR960012465A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JPH03257855A (ja) | 半導体装置 | |
TW200539200A (en) | Topographically elevated microelectronic capacitor structure | |
JPH02166764A (ja) | 容量素子を有する半導体装置およびその製造方法 | |
JPS5890755A (ja) | 半導体装置 | |
JPH02231755A (ja) | Mim容量を備えたモノリシック集積回路 | |
JPH0247862A (ja) | 半導体集積回路装置 | |
JPS62104067A (ja) | 半導体装置 | |
JPS6211257A (ja) | マイクロ波集積回路 | |
JPH0590502A (ja) | 半導体装置 | |
TW543191B (en) | Semiconductor device and manufacturing method thereof | |
KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
JPH0473960A (ja) | 半導体集積回路 | |
JPS58225662A (ja) | 半導体装置 | |
JPS63108763A (ja) | 半導体集積回路 | |
JPH03257856A (ja) | 半導体装置 | |
JPH01220856A (ja) | 半導体装置 | |
JPS63184358A (ja) | 半導体集積回路 | |
JPH03138962A (ja) | 半導体集積回路 | |
KR920000384B1 (ko) | 반도체 기억장치의 제조방법 및 그 소자 |