JP2826149B2 - コンデンサ構造とモノリシック電圧掛算器 - Google Patents

コンデンサ構造とモノリシック電圧掛算器

Info

Publication number
JP2826149B2
JP2826149B2 JP2024308A JP2430890A JP2826149B2 JP 2826149 B2 JP2826149 B2 JP 2826149B2 JP 2024308 A JP2024308 A JP 2024308A JP 2430890 A JP2430890 A JP 2430890A JP 2826149 B2 JP2826149 B2 JP 2826149B2
Authority
JP
Japan
Prior art keywords
conductive material
layer
highly conductive
insulating layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2024308A
Other languages
English (en)
Other versions
JPH02246261A (ja
Inventor
マーティン・ジェイ・オルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Micrel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micrel Inc filed Critical Micrel Inc
Publication of JPH02246261A publication Critical patent/JPH02246261A/ja
Application granted granted Critical
Publication of JP2826149B2 publication Critical patent/JP2826149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野〉 本発明はコンデンサに関し、特に電圧掛算器または電
圧掛算器を必要とする回路に於て使用するのに適した多
重ポリシリコン層コンデンサに関する。
〈従来の技術〉 超小形電子技術の分野では、多くの場合に単一電圧例
えば5Vの外部電源のみを用いて超小形回路に必要な全て
の電力を供給する必要がある。更に、オンチップ電圧掛
算器回路を組み立てて、例えばより高い出力電流スルー
プットのためにNMOSトランジスタのゲートを駆動するべ
く外部電源電圧より高い電圧を供給し、または電気的消
去可能プログラム可能リードオンリメモリ（EEPROM）の
ために高い消去・書込み電圧を供給することが好まし
い。
第１図は、集積回路に於て実行される代表的な倍電圧
器を示す概略回路図である。第１図の倍電圧器10は、コ
ンデンサC1,C2に接続された直列２線間の電圧を出力と
して使用する。その他の倍電圧器10回路の部分は、互い
に位相が180度異なりかつそれぞれ供給電圧Vccの振幅を
有する方形波信号12、14が倍電圧器10の入力端子に印加
されると、各コンデンサC1、C2をそれぞれ供給電圧Vcc
に充電する機能を有する。従って、各信号12、14がそれ
ぞれコンデンサC1、C2を例えば5Vのピーク供給電圧Vcc
に充電することによって、両コンデンサC1、C2に接続さ
れた２線間の電圧が信号12、14の振幅の約２倍、本実施
例では10Vになる。３倍電圧器が必要な場合には、直列
３線に接続された各コンデンサを電源電圧に充電してコ
ンデンサ間に於ける電源電圧を約３倍にするために、位
相の異なる３つの信号が必要である。
従来の３倍電圧器構造では、第２図に示すように、高
導電拡散領域24、26の上にかつそれから絶縁して高導電
ポリシリコン層20、22を設けることによって、各コンデ
ンサが形成される。第２図に於ては、ポリシリコン層2
0、22がコンデンサC1、C2の上側極板としての機能をも
つのに対して、拡散領域24、26が前記コンデンサの下側
極板としての機能をもつ。電極28、30、32、34が拡散領
域24、26及びポリシリコン層の上側極板20,22を適当に
結合している。より大きな増倍電圧が必要な場合には、
より多くのコンデンサが必要であり、その結果としてよ
り多くのスペースを使用して必要な数のコンデンサを提
供する必要がある。更に、各コンデンサは、拡散領域と
基板との間の寄生容量の影響を受ける。
ミヤモト（Miyamoto）の特公昭59−89450号公報に
は、基板内の拡散領域が第１コンデンサの下側極板を形
成する大容量の多層式コンデンサが示されている。この
拡散領域の上に絶縁層が形成され、かつその上に第１ポ
リシリコン層が形成されて、第１コンデンサの上側極板
及び第２コンデンサの上側極板を形成している。第１ポ
リシリコン層の上にかつそれから絶縁して第２ポリシリ
コン層が形成され、第２コンデンサの下側極板及び第３
コンデンサの下側極板を形成している。第２ポリシリコ
ン層の上にかつそれから絶縁して第３ポリシリコン層が
形成され、第３コンデンサの上側極板及び第４コンデン
サの上側極板を形成している。第４ポリシリコン層は第
４コンデンサの下側極板を形成する。拡散領域、第２ポ
リシリコン層及び第４ポリシリコン層は第１電極を介し
て一体的に結合され、かつ第１ポリシリコン層及び第３
ポリシリコン層が第２電極を介して一体的に結合されて
いる。このように配列することによって、並列に接続さ
れた４個のコンデンサと等価であって、他の回路と接続
するための端子が２個だけである大形コンデンサが得ら
れる。この型式のコンデンサを、電圧掛算器回路に使用
して第１図に於けるコンデンサC1、C2を形成すること
は、これらコンデンサC1、C2が直列でなければならない
ので不可能である。
従来の電圧掛算器に於て、直列容量を形成するために
多重ポリシリコン層を使用している場合は無い。更に従
来技術では、積層構造を構成する各離散形コンデンサを
形成する際に多重ポリシリコン層を用いた例は見られな
い。
［発明の構成］ ＜課題を解決するための手段及び作用＞ 本発明によれば、各ポリシリコン層と導電拡散領域と
が積層コンデンサの極板を形成する多層式ポリシリコン
構造が形成される。前記コンデンサの各極板に接触する
ように個々の電極を使用することによって、前記コンデ
ンサを電圧掛算器回路に於て使用するための直列接続さ
れたコンデンサとして使用することができる。このコン
デンサ構造では、ダイ領域がコンデンサの積重ねによっ
て保護される。
このような構造の別の利点は、寄生容量が導電拡散領
域と基板との間にのみ存在することである。その上にあ
る他のコンデンサは、各導電ポリシリコン層が遮蔽板と
して機能するので寄生容量の影響を受けない。
容量の大きさは、各導電性極板間の誘電層の厚さを調
整することによって、かつ／または極板の面積を調整す
ることによって容易に選択することができる。酸化物の
みを誘電体として使用することができる。しかしなが
ら、窒化物を絶縁層として使用することによって、また
は窒化物を酸化物と共に絶縁層として使用することによ
って破壊電圧を高めることができる。例えば酸化物／窒
化物／酸化物のような複合誘電層を形成することが好ま
しい場合がある。窒化物は二酸化珪素と比較して相当高
い誘電率を有するので、絶縁層に窒化物を使用すること
によって所定厚さの誘電体に対してより高い容量が得ら
れる。
これらのコンデンサを形成する方法の或る実施例で
は、形成された各ポリシリコン極板がその下にある誘電
体をエッチングする際のマスクとして使用される。
〈実施例〉 第３図には、その中にＮ＋拡散領域42が形成されたＰ
−基板40を備える本発明の実施例が示されている。Ｎ＋
拡散領域42は高導電率を有し、かつ図示されるように第
１コンデンサC1の下側極板として機能する。基板40及び
高導電拡散領域42は、必要に応じてそれぞれＮ−型及び
Ｐ＋型とすることができる。Ｎ＋領域42の上にはゲート
酸化層44が形成され、かつゲート酸化層44の上には窒化
物（Si3N4）層46が形成されている。
第１ポリシリコン層48が窒化層46の上に形成されて、
コンデンサC1の上側極板及びコンデンサC2の下側極板を
形成している。次に、酸化層50がポリシリコン層48の上
に形成され、かつ窒化層52が酸化層50の上に形成されて
いる。
次に、第２ポリシリコン層54が窒化層52の上に形成さ
れて、コンデンサC2の上側極板を形成している。フィー
ルド酸化層56が上記構造の表面上に形成されている。
フィールド酸化層56にコンタクト孔をエッチングし、
かつ金属電極58、60、62をそれぞれ拡散領域42、第１ポ
リシリコン層48、及び第２ポリシリコン層54に接触する
ように形成する。
第１及び第２ポリシリコン層48、54は、ポリサイド
（金属ポリシリコン）またはTi、TiWまたはSiCrのよう
な金属の層として形成することができる。
各極板の面積及び各極板間の誘電層の厚さを調整する
ことによって、コンデンサC1、C2を次の式（１）に従っ
て必要に応じて調整することができる。
Ｃ＝AKε0/t …（１） ここで、Ｃは容量、ε０は空隙の誘電率（8.85×10-2
coul2/N2−m2）、Ｋは誘電率（SiO2の場合3.9、Si3N4の
場合7.0）、Ａは極板面積、Ｐは誘電体の厚さである。
窒化物／酸化物積層の冗長性によって歩留りが改善さ
れ、かつ窒化物が二酸化珪素より高い誘電率を有するこ
とから、窒化誘電層を用いることによって破壊電圧の増
加と共に、所定の誘電厚さに対する極板間の容量を高く
することができる。この破壊電圧の増加はより高電圧を
適用する際に非常に重要になる。
第３図示の構造は、例えば第１図示の電圧掛算器に使
用することができる。誘電層及びポリシリコン層を追加
して形成しかつそれらに接点を設けて、多数の直列に接
続されたコンデンサを形成することができる。更に、ポ
リシリコン層を金属化段階に於て一体的に接続すること
によって、電圧掛算器回路に必要な様々な組合せからな
る直列または並列に接続されたコンデンサを形成するこ
とができる。
第３図示の別の特徴は、Ｎ＋領域42とＰ−基板40との
結合部に於ける空乏領域によってＮ＋領域42とＰ−基板
40との間にのみ寄生容量が存在することである。従っ
て、寄生容量は最小に保持される。
本発明の別の実施例に於ては、Ｎ＋領域42を排除する
ことによって、第１ポリシリコン層48を第１コンデンサ
の下側極板として機能させることができる。この場合に
は、２つの積層されたコンデンサを形成するために、第
３ポリシリコン層を更に設ける必要がある。このように
して寄生容量を排除する。
本発明の更に別の実施例では、ポリシリコン層48また
は54を、遠隔拡散領域の上にくるようにかつそれから絶
縁されるように拡張させることによって電界シールドと
して使用し、前記遠隔拡散領域に最も近い接続線に於け
る電圧によって生じる外部電界から拡散領域を保護する
ことができる。
第３図の積層コンデンサ構造を形成する１つの方法が
第４図乃至第６図に示されている。第４図に於て、Ｐ−
基板40には砒素または燐のようなＮ型不純物を拡散即ち
注入してＮ＋領域42が形成される。マスク処理、エッチ
ング及び拡散即ち注入のために多くの周知の工程が行な
われる。或る実施例では、Ｎ＋領域42に必要な高導電率
を達成するために、Ｎ＋領域42に於ける不純物濃度が約
２×1019/cm3である。
第５図に於て、次に酸化技術または他の周知の方法に
よってゲート酸化層44をＮ＋領域42の上に約200〜800Å
の厚さで形成する。このゲート酸化層44は、MOSトラン
ジスタに於けるゲート酸化層として使用される他の基板
上の部分に成長させたゲート酸化層と同一の厚さであ
る。次に、窒化層（Si3N4）46を例えば減圧気相成長法
（CVD）を用いてゲート酸化層44の上に付着させると、
次に形成されるポリシリコン層とＮ＋領域42との間に高
い絶縁耐力及び高容量が得られる。所望の誘電特性に応
じて、窒化層46は０〜1000Åの範囲内の適当な厚さにす
ることができる。
次に、第１ポリシリコン層48を従来の方法を用いて窒
化層46の上に付着させかつエッチングし、所望の有効極
板面積を得る。次にブランケット（blanket）エッチン
グ方法を用いて、ポリシリコン層48をマスクとして窒化
層46をエッチングする。
第１ポリシリコン層48は、高い導電性を有するように
不純物濃度を充分高くしなければならない。第１ポリシ
リコン層48のドーピングは、第１ポリシリコン層48を付
着させる際にまたは付着させた後のいずれかに於て周知
の技術を用いて行われる。
第６図に於て、第５図示の構造の上に、例えば熱酸化
技術を用いて酸化層50を成長させ、かつ酸化層50の上に
例えば減圧CVD法を用いて窒化層52を付着させる。酸化
層50及び窒化層52の厚さは、第１ポリシリコン層48を第
２ポリシリコン層54から分離する誘電体の所望の特性に
応じて、ゲート酸化層44及び窒化層46の厚さと同一であ
ったり異なったりする。次に、第２ポリシリコン層54を
ウエハの表面上に付着させかつエッチングして所望の有
効極板面積を得る。第２ポリシリコン層54は、周知技術
を用いて高不純物濃度となるようにドーピングされる。
前記ウエハの表面をエッチングして、第２ポリシリコン
層54をマスクとして窒化層52を除去することによって、
第２ポリシリコン層54の下側の窒化層だけを残す。全ウ
エハ表面の上にある窒化層52を残すことが適当な場合が
あるが、この場合にはこの追加層を通してコンタクト孔
をエッチングしなければならない。
第３図に示されるように、次にフィールド酸化層56を
熱酸化技術を用いて前記ウエハの表面上に成長させ、か
つコンタクト孔をエッチングして必要に応じてＮ＋領域
42、第１ポリシリコン層48及び第２ポリシリコン層54に
接触し得るようにする。更に、前記コンタクト孔を充填
する電極58、60、62を一般的な金属化方法を用いて形成
する。
本発明の更に別の実施例では、窒化珪素または二酸化
珪素のみによって第３図の構造に於けるポリシリコン層
48、54間及びＮ＋領域42と第１ポリシリコン層48との間
に全誘電体が形成される。
本発明の積層コンデンサは２個のポリシリコン層に限
定されるものではなく、多数のポリシリコン層を有する
積層コンデンサを含むように拡大することができる。更
に、上述の実施例では酸化層の上に窒化層を設けた構造
を開示したが、所望の特性を有する他の誘電材料、合成
物またはサンドイッチ構造を使用することができる。
また、当業者にとって明らかなように、本発明の技術
的範囲内に於て上述した実施例に様々な変形・変更を加
えることができる。
【図面の簡単な説明】 第１図は、直列に組み合されたコンデンサを用いた電圧
掛算器を示す概略回路図である。 第２図は、従来の多層コンデンサ構造を示す断面図であ
る。 第３図は、本発明による積層コンデンサ構造の実施例を
示す断面図である。 第４図乃至第６図は、第３図示の実施例を形成する際の
各工程を示す断面図である。 10……倍電圧器、12、14……信号 20、22……ポリシリコン層 24、26……拡散領域 28、30、32、34……電極 40……Ｐ−基板、42……Ｎ＋拡散領域 44……ゲート酸化層、46……窒化層 48……第１ポリシリコン層 50……酸化層、52……窒化層 54……第２ポリシリコン層 56……フィールド酸化層 58、60、62……金属電極

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】基板内に形成され、前記基板と逆の導電形
    式の高導電拡散領域と、 前記拡散領域の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に形成された第２絶縁層と、 前記第２絶縁層の上に形成された第２高導電材料層と、 前記高導電拡散領域、前記第１高導電材料層及び前記第
    ２高導電材料層にそれぞれ接触する第１乃至第３電極と
    を備えることを特徴とするコンデンサ構造。
  2. 【請求項２】前記第１絶縁層が、ゲート酸化層と該ゲー
    ト酸化層の上に形成された窒化珪素層とからなることを
    特徴とする特許請求の範囲第１項に記載のコンデンサ構
    造。
  3. 【請求項３】前記第２絶縁層が、酸化層と該酸化層の上
    にある窒化珪素層とからなることを特徴とする特許請求
    の範囲第１項に記載のコンデンサ構造。
  4. 【請求項４】前記高導電材料がドーピングされたポリシ
    リコン（Polysilicon）であることを特徴とする特許請
    求の範囲第１項に記載のコンデンサ構造。
  5. 【請求項５】前記高導電材料が金属であることを特徴と
    する特許請求の範囲第１項に記載のコンデンサ構造。
  6. 【請求項６】前記高導電材料がポリサイド（Polycide）
    であることを特徴とする特許請求の範囲第１項に記載の
    コンデンサ構造。
  7. 【請求項７】基板内に形成され、前記基板と逆の導電形
    式の高導電拡散領域と、 前記拡散領域の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上に高導電材料層とからなる複数の組合せ
    層と、 前記拡散領域、前記第１高導電材料層及び前記組合せ層
    内の前記各高導電材料層に接触するように且つこれらの
    高導電材料層の任意の組み合わせを一体的に結合しない
    ように設けられた複数の電極とを備えていることを特徴
    とするコンデンサ構造。
  8. 【請求項８】前記第１絶縁層が、ゲート酸化層と該ゲー
    ト酸化層の上に形成された窒化珪素層とからなることを
    特徴とする特許請求の範囲第７項に記載のコンデンサ構
    造。
  9. 【請求項９】前記組合せ層の前記各絶縁層が酸化層と該
    酸化層の上にある窒化珪素層とからなることを特徴とす
    る特許請求の範囲第７項に記載のコンデンサ構造。
  10. 【請求項１０】少なくとも一つの前記絶縁層が酸化物／
    窒化物／酸化物のサンドイッチ構造からなることを特徴
    とする特許請求の範囲第７項に記載のコンデンサ構造。
  11. 【請求項１１】前記高導電材料がドーピングされたポリ
    シリコンであることを特徴とする特許請求の範囲第７項
    に記載のコンデンサ構造。
  12. 【請求項１２】前記高導電材料が金属であることを特徴
    とする特許請求の範囲第７項に記載のコンデンサ構造。
  13. 【請求項１３】前記高導電材料がポリサイドであること
    を特徴とする特許請求の範囲第７項に記載のコンデンサ
    構造。
  14. 【請求項１４】それぞれに上側極板と下側極板とを有す
    るコンデンサを直列的に組み合わせた積層コンデンサを
    有し、前記各上側極板がそれに接触する電極を有し、か
    つ前記電極がいずれの前記上側極板と下側極板とをも一
    体的に結合せず、かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板内に形成され、前記基板と逆の導電形式の高導電拡
    散領域と、 前記拡散領域の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上の高導電材料層とからなる複数の組合せ
    層とからなり、前記電極が前記拡散領域、前記第１高導
    電材料層及び前記組合せ層内の前記各高導電材料層に接
    触していることを特徴とするモノリシック電圧掛算器。
  15. 【請求項１５】それぞれに上側極板と下側極板とを有す
    るコンデンサを直列的に組み合わせた積層コンデンサを
    有し、前記各上側極板がそれに接触する電極を有し、か
    つ所望の割合で電圧を供給し得るように前記電極が或る
    組み合わせの前記上側極板と前記下側極板と一体的に結
    合し、かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板内に形成され、前記基板と逆の導電形式の高導電拡
    散領域と、 前記拡散領域の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上の高導電材料層とからなる複数の組合せ
    層とからなり、前記電極が前記拡散領域、前記第１高導
    電材料層及び前記組合せ層内の前記各高導電材料層に接
    触していることを特徴とするモノリシック電圧掛算器。
  16. 【請求項１６】それぞれに上側極板と下側極板とを有す
    るコンデンサを直列的に組み合わせた積層コンデンサを
    有し、前記各上側極板がそれに接触する電極を有し、か
    つ前記電極がいずれの前記上側極板と下側極板とをも一
    体的に結合せず、かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板と、 前記基板の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、それぞれに絶縁
    層とその上の高導電材料層とからなる複数の組合せ層と
    を有し、かつ前記電極が前記第１高導電材料と前記組合
    せ層内の前記各高導電材料層とに接触していることを特
    徴とするモノリシック電圧掛算器。
  17. 【請求項１７】前記高導電材料がドーピングされたポリ
    シリコンであることを特徴とする特許請求の範囲第14項
    乃至第16項のいずれかに記載のモノリシック電圧掛算
    器。
  18. 【請求項１８】前記高導電材料が金属であることを特徴
    とする特許請求の範囲第14項乃至第16項のいずれかに記
    載のモノリシック電圧掛算器。
  19. 【請求項１９】前記高導電材料がポリサイドであること
    を特徴とする特許請求の範囲第14項乃至第16項のいずれ
    かに記載のモノリシック電圧掛算器。
JP2024308A 1989-02-03 1990-02-02 コンデンサ構造とモノリシック電圧掛算器 Expired - Fee Related JP2826149B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/306,375 US4914546A (en) 1989-02-03 1989-02-03 Stacked multi-polysilicon layer capacitor
US306,375 1989-02-03

Publications (2)

Publication Number Publication Date
JPH02246261A JPH02246261A (ja) 1990-10-02
JP2826149B2 true JP2826149B2 (ja) 1998-11-18

Family

ID=23185013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024308A Expired - Fee Related JP2826149B2 (ja) 1989-02-03 1990-02-02 コンデンサ構造とモノリシック電圧掛算器

Country Status (3)

Country Link
US (1) US4914546A (ja)
JP (1) JP2826149B2 (ja)
DE (1) DE4002037A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290050A (ja) * 1989-02-23 1990-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5281835A (en) * 1989-06-14 1994-01-25 Fujitsu Limited Semi-custom integrated circuit device
EP0412514A1 (en) * 1989-08-08 1991-02-13 Nec Corporation Capacitance device
JPH0389545A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路のためのキャパシタ
JP2912457B2 (ja) * 1991-02-01 1999-06-28 日本板硝子株式会社 薄膜コンデンサ
US5166858A (en) * 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5126916A (en) * 1991-12-20 1992-06-30 Industrial Technology Research Institute Stacked capacitor dram cell and method of fabricating
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
EP0789395B1 (en) * 1992-06-12 2005-09-07 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device having capacitor
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH0737996A (ja) * 1993-07-26 1995-02-07 Mitsubishi Electric Corp メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
US5377072A (en) * 1994-01-10 1994-12-27 Motorola Inc. Single metal-plate bypass capacitor
US5682060A (en) * 1995-02-16 1997-10-28 Texas Instruments Incorporated Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors
US5739576A (en) * 1995-10-06 1998-04-14 Micron Technology, Inc. Integrated chip multilayer decoupling capacitors
DE69534517D1 (de) * 1995-10-31 2006-02-23 St Microelectronics Srl Herstellungsverfahren für Kondensator mit hoher Kapazität
EP1359592A3 (en) * 1995-10-31 2006-12-20 STMicroelectronics S.r.l. Clock generator for electrically programmable nonvolatile memory cells
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6198153B1 (en) * 1997-04-21 2001-03-06 Lsi Logic Corporation Capacitors with silicized polysilicon shielding in digital CMOS process
SE9801118D0 (sv) * 1998-03-30 1998-03-30 Astra Ab Electrical device
US6093616A (en) * 1998-05-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of stacked gate MOS structure for multiple voltage power supply applications
US6034388A (en) 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
US6157252A (en) * 1998-09-09 2000-12-05 The Engineering Consortium, Inc. Battery polarity insensitive integrated circuit amplifier
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US6842327B1 (en) * 2003-08-05 2005-01-11 Impinj, Inc. High-voltage CMOS-compatible capacitors
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
US7856209B1 (en) 2003-12-08 2010-12-21 Airtight Networks, Inc. Method and system for location estimation in wireless networks
US7536723B1 (en) 2004-02-11 2009-05-19 Airtight Networks, Inc. Automated method and system for monitoring local area computer networks for unauthorized wireless access
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
JP2006228828A (ja) * 2005-02-15 2006-08-31 Seiko Npc Corp キャパシタを有する半導体装置
KR100700659B1 (ko) 2005-03-29 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US20080185682A1 (en) * 2007-02-06 2008-08-07 Micrel, Inc. High Voltage Metal-On-Passivation Capacitor
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
US7906424B2 (en) * 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US20090128991A1 (en) * 2007-11-21 2009-05-21 Micron Technology, Inc. Methods and apparatuses for stacked capacitors for image sensors
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US9112060B2 (en) 2011-03-23 2015-08-18 Freescale Semiconductor, Inc. Low-leakage, high-capacitance capacitor structures and method of making
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
JP2014120615A (ja) 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
JP6109125B2 (ja) * 2014-08-20 2017-04-05 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
TWI709248B (zh) * 2015-12-10 2020-11-01 聯華電子股份有限公司 電容及其製作方法
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
FR3080948A1 (fr) * 2018-05-02 2019-11-08 Stmicroelectronics (Rousset) Sas Circuit integre comprenant un element capacitif, et procede de fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
JPS55124255A (en) * 1979-03-19 1980-09-25 Toshiba Corp Self-substrate bias circuit
JPS5989450A (ja) * 1982-11-15 1984-05-23 Mitsubishi Electric Corp 半導体集積回路装置
JPS60105263A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits

Also Published As

Publication number Publication date
JPH02246261A (ja) 1990-10-02
DE4002037A1 (de) 1990-08-09
US4914546A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
JP2826149B2 (ja) コンデンサ構造とモノリシック電圧掛算器
US6146939A (en) Metal-polycrystalline silicon-N-well multiple layered capacitor
EP0700091B1 (en) Integrated compact capacitor-resistor/inductor configuration
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US6222221B1 (en) Cross-coupled capacitors for improved voltage coefficient
EP0116643B1 (en) Process for forming an integrated circuit capacitor
US5304506A (en) On chip decoupling capacitor
US6777809B2 (en) BEOL decoupling capacitor
US5763299A (en) Reduced leakage antifuse fabrication method
JP2971280B2 (ja) キャパシタとその製造方法
US5420449A (en) Capacitor for a semiconductor device
EP0644594B1 (en) Power supply wiring for semiconductor device
US6933551B1 (en) Large value, compact, high yielding integrated circuit capacitors
JP2004228188A (ja) 半導体装置
JPH09116027A (ja) 半導体装置及びその製造方法
JP2002530884A (ja) Ｑ値の高い改良されたキャパシタ
US9640445B1 (en) Methods of fabricating switched-capacitor DC-to-DC converters
US6188121B1 (en) High voltage capacitor
JP2001168285A (ja) 半導体装置およびその製造方法
US5459685A (en) Semiconductor memory device having memory cells with enhanced capacitor capacity
JPH0590502A (ja) 半導体装置
JPH01220856A (ja) 半導体装置
JPH0456264A (ja) 半導体集積回路装置
JPH1197626A (ja) 半導体装置
JPH0864782A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees