JPH02231755A - Ｍｉｍ容量を備えたモノリシック集積回路 - Google Patents
Ｍｉｍ容量を備えたモノリシック集積回路Info
- Publication number
- JPH02231755A JPH02231755A JP5225489A JP5225489A JPH02231755A JP H02231755 A JPH02231755 A JP H02231755A JP 5225489 A JP5225489 A JP 5225489A JP 5225489 A JP5225489 A JP 5225489A JP H02231755 A JPH02231755 A JP H02231755A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- metal
- semiconductor substrate
- compound semiconductor
- mim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000001875 compounds Chemical class 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 230000007547 defect Effects 0.000 claims abstract description 15
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 6
- 239000010953 base metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は、ＭＩＭ容量を備えたモノリシック集積回路
に関し、特にマイクロ波．ミリ波周波数帯のモノリシッ
ク集積回路上に構成されるＭＩＭ容量の構造に関するも
のである． （従来の技術） 第２図（ａ）．（ｂ）は従来のモノリシック集積回路上
のＭ Ｉ Ｍ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍ
ｅｔａｌ）容量の一例を示す構造図で、第２図（ａ）は
平面図、第２図（ｂ）は、第２図（ａ）の断面図である
。
に関し、特にマイクロ波．ミリ波周波数帯のモノリシッ
ク集積回路上に構成されるＭＩＭ容量の構造に関するも
のである． （従来の技術） 第２図（ａ）．（ｂ）は従来のモノリシック集積回路上
のＭ Ｉ Ｍ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍ
ｅｔａｌ）容量の一例を示す構造図で、第２図（ａ）は
平面図、第２図（ｂ）は、第２図（ａ）の断面図である
。
第２図において、１は化合物半導体基板、２，３．４は
ＭＩＭ容量を構成するもので、２はＭＩＭ容量下地メタ
ル、３は眉間絶縁膜、４はＭＩＭ容量上地メタルである
。
ＭＩＭ容量を構成するもので、２はＭＩＭ容量下地メタ
ル、３は眉間絶縁膜、４はＭＩＭ容量上地メタルである
。
次に動作について説明する。
ＭＩＭ容量は下地メタル２と上地メタル４の間に眉間絶
縁膜３をはさんだ構造になっている。このＭＩＭ容量値
は、眉間絶祿膜３の膜厚と比誘電率．およびこの層間絶
縁膜３を挟むＭＩＭ容量メタルの面積で決定する。
縁膜３をはさんだ構造になっている。このＭＩＭ容量値
は、眉間絶祿膜３の膜厚と比誘電率．およびこの層間絶
縁膜３を挟むＭＩＭ容量メタルの面積で決定する。
（発明が解決しようとする課題）
従来のＭＩＭ容量は以上のように構成されているので、
化合物半導体基板１の表面に１μｍ以上の大きさの表面
欠陥が存在する場合、ＭＩＭ容量が大きくなるとＭＩＭ
容量下地メタル２の面積が大きくなり、ＭＩＭ容量下地
メタル２の凹凸によって眉間絶縁膜３の膜厚に薄いとこ
ろができ、ＭＩＭ容量上地メタル４と短絡しやすい可能
性があり信頼性の点で問題があった。このため、モノリ
シック集積回路上にＭＩＭ容量を構成する場合、化合物
半導体基板１の表面の平坦性が厳しく要求され、装置等
の設備も高価になる等の問題点があった。
化合物半導体基板１の表面に１μｍ以上の大きさの表面
欠陥が存在する場合、ＭＩＭ容量が大きくなるとＭＩＭ
容量下地メタル２の面積が大きくなり、ＭＩＭ容量下地
メタル２の凹凸によって眉間絶縁膜３の膜厚に薄いとこ
ろができ、ＭＩＭ容量上地メタル４と短絡しやすい可能
性があり信頼性の点で問題があった。このため、モノリ
シック集積回路上にＭＩＭ容量を構成する場合、化合物
半導体基板１の表面の平坦性が厳しく要求され、装置等
の設備も高価になる等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ＭＩＭ容量の面積内に含まれる表面欠陥の
割合を減らし、かつ容易に構成でき高信頼度のＭＩＭ容
量を備えたモノリシック集積回路を提供することを目的
とする。
れたもので、ＭＩＭ容量の面積内に含まれる表面欠陥の
割合を減らし、かつ容易に構成でき高信頼度のＭＩＭ容
量を備えたモノリシック集積回路を提供することを目的
とする。
この発明に係るＭＩＭ容量を備えたモノリシック集積回
路は、化合物半導体基板上の面内の表面欠陥を含まない
ように、ＭＩＭ容量メタルの面積を小さくするとともに
、ＭＩＭ容量を複数個所に形成したものである。
路は、化合物半導体基板上の面内の表面欠陥を含まない
ように、ＭＩＭ容量メタルの面積を小さくするとともに
、ＭＩＭ容量を複数個所に形成したものである。
（作用）
この発明においては、ＭＩＭ容量メタルの面積を小さく
し、ＭＩＭ容量を複数個所に形成したので、同容量のＭ
ＩＭを構成する場合、化合物半導体基板上の表面欠陥を
基板面内に含む割合が減少し、ＭＩＭ容量の短絡を防止
できる。
し、ＭＩＭ容量を複数個所に形成したので、同容量のＭ
ＩＭを構成する場合、化合物半導体基板上の表面欠陥を
基板面内に含む割合が減少し、ＭＩＭ容量の短絡を防止
できる。
以下、この発明の一実施例を図面について説明する．
第１図（ａ）．（ｂ）はこの発明の一実施例によるＭＩ
Ｍ容量の構造図で、第１図（ａ）は２つのフィンガー状
に形成したＭＩＭ容量の上面図であり、第１図（ｂ）は
、第１図（ａ）のＡ−Ａ断面図を示す図である。第１図
において、１は化合物半導体基板、５はフィンガー状の
第１メタル、６は第１層絶縁膜、７はフィンガー状の第
２メタル、８は第２層絶縁膜、９は前記フィンガー状の
第１メタル５とコンタクトホール１ｏを介してコンタク
トしたフィンガー状の第３メタルである。
Ｍ容量の構造図で、第１図（ａ）は２つのフィンガー状
に形成したＭＩＭ容量の上面図であり、第１図（ｂ）は
、第１図（ａ）のＡ−Ａ断面図を示す図である。第１図
において、１は化合物半導体基板、５はフィンガー状の
第１メタル、６は第１層絶縁膜、７はフィンガー状の第
２メタル、８は第２層絶縁膜、９は前記フィンガー状の
第１メタル５とコンタクトホール１ｏを介してコンタク
トしたフィンガー状の第３メタルである。
次に動作について説明する。
化合物半導体基板１の表面上のフィンガー状の第１メタ
ル５と第１層絶縁膜６およびフィンガー状の第２メタル
７で形成される各々のＭＩＭ容量の面積を、化合物半導
体基板１の表面欠陥の含まれる割合が少なくなるように
小さくしておく。この実施例では、２つのＭＩＭ容量で
構成しているが、必要ならばその個数を増やしても構わ
ない。
ル５と第１層絶縁膜６およびフィンガー状の第２メタル
７で形成される各々のＭＩＭ容量の面積を、化合物半導
体基板１の表面欠陥の含まれる割合が少なくなるように
小さくしておく。この実施例では、２つのＭＩＭ容量で
構成しているが、必要ならばその個数を増やしても構わ
ない。
このように、ＭＩＭ容量の面積を小さくすることにより
、化合物半導体基板１上の全面に均一に形成されること
のない表面欠陥をＭＩＭ容量内に含む割合を減少させる
ことができる． さらに、大きいＭＩＭ容量を必要とするならば、フィン
ガー状の第２メタル７上に第２層絶縁１ｉＥ８をかぶせ
、フィンガー状の第３メタル９を形成し、フィンガー状
の第１メタル５とフィンガー状の第３メタル９をコンタ
クトホール１０で接続することにより表面欠陥の影響を
ＭＩＭ容量の面積内でうけることなく、大きなＭＩＭ容
量が得られる． 〔発明の効果〕 以上説明したように、この発明は、化合物半導体基板上
の面内の表面欠陥を含まないように、ＭＩＭ容量メタル
の面積を小さくするとともに、ＭＩＭ容量を複数個所に
形成したので、各々のＭＩＭ容量面積内の化合物半導体
基板上の表面欠陥の割合を減少させ、表面欠陥の影響を
ＭＩＭ容量の面積内で受けずにＭＩＭ容量の大容量化が
図れ、ＭＩＭ容量の短絡防止などの信頼性の向上がはか
れる効果がある。
、化合物半導体基板１上の全面に均一に形成されること
のない表面欠陥をＭＩＭ容量内に含む割合を減少させる
ことができる． さらに、大きいＭＩＭ容量を必要とするならば、フィン
ガー状の第２メタル７上に第２層絶縁１ｉＥ８をかぶせ
、フィンガー状の第３メタル９を形成し、フィンガー状
の第１メタル５とフィンガー状の第３メタル９をコンタ
クトホール１０で接続することにより表面欠陥の影響を
ＭＩＭ容量の面積内でうけることなく、大きなＭＩＭ容
量が得られる． 〔発明の効果〕 以上説明したように、この発明は、化合物半導体基板上
の面内の表面欠陥を含まないように、ＭＩＭ容量メタル
の面積を小さくするとともに、ＭＩＭ容量を複数個所に
形成したので、各々のＭＩＭ容量面積内の化合物半導体
基板上の表面欠陥の割合を減少させ、表面欠陥の影響を
ＭＩＭ容量の面積内で受けずにＭＩＭ容量の大容量化が
図れ、ＭＩＭ容量の短絡防止などの信頼性の向上がはか
れる効果がある。
第１図（ａ）はこの発明の一実施例によるＭＩＭ容量の
構成を示す上面図、第１図（ｂ）は、第１図（ａ）のＡ
−Ａ線による断面図、第２図（ａ）は従来のＭＩＭ容量
の構成を示す上面図、第２図（ｂ）は、３４２図（ａ）
の断面図である。 図において、１は化合物半導体基板、５はフィンガー状
の第１メタル、６は第１層絶縁膜、７はフィンガー状の
第２メタル、８は第２層絶縁膜、９はフィンガー状の第
３メタル、１０はコンタクトホールである． なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 １り．コ冫ククト小一ノレ 第 図
構成を示す上面図、第１図（ｂ）は、第１図（ａ）のＡ
−Ａ線による断面図、第２図（ａ）は従来のＭＩＭ容量
の構成を示す上面図、第２図（ｂ）は、３４２図（ａ）
の断面図である。 図において、１は化合物半導体基板、５はフィンガー状
の第１メタル、６は第１層絶縁膜、７はフィンガー状の
第２メタル、８は第２層絶縁膜、９はフィンガー状の第
３メタル、１０はコンタクトホールである． なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 １り．コ冫ククト小一ノレ 第 図
Claims (1)
- 化合物半導体基板上に形成されるＭＩＭ容量において、
前記化合物半導体基板上の面内の表面欠陥を含まないよ
うに、ＭＩＭ容量メタルの面積を小さくするとともに、
前記ＭＩＭ容量を複数個所に形成したことを特徴とする
ＭＩＭ容量を備えたモノリシック集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225489A JPH02231755A (ja) | 1989-03-03 | 1989-03-03 | Ｍｉｍ容量を備えたモノリシック集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225489A JPH02231755A (ja) | 1989-03-03 | 1989-03-03 | Ｍｉｍ容量を備えたモノリシック集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02231755A true JPH02231755A (ja) | 1990-09-13 |
Family
ID=12909608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5225489A Pending JPH02231755A (ja) | 1989-03-03 | 1989-03-03 | Ｍｉｍ容量を備えたモノリシック集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02231755A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475730B1 (ko) * | 1997-09-04 | 2006-06-07 | 삼성전자주식회사 | 가변용량커패시터및그제조방법 |
| JP2008034705A (ja) * | 2006-07-31 | 2008-02-14 | New Japan Radio Co Ltd | 半導体装置 |
| KR100954912B1 (ko) * | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | 커패시터 |
| US7906424B2 (en) | 2007-08-01 | 2011-03-15 | Advanced Micro Devices, Inc. | Conductor bump method and apparatus |
| US8314474B2 (en) | 2008-07-25 | 2012-11-20 | Ati Technologies Ulc | Under bump metallization for on-die capacitor |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
-
1989
- 1989-03-03 JP JP5225489A patent/JPH02231755A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475730B1 (ko) * | 1997-09-04 | 2006-06-07 | 삼성전자주식회사 | 가변용량커패시터및그제조방법 |
| JP2008034705A (ja) * | 2006-07-31 | 2008-02-14 | New Japan Radio Co Ltd | 半導体装置 |
| US7906424B2 (en) | 2007-08-01 | 2011-03-15 | Advanced Micro Devices, Inc. | Conductor bump method and apparatus |
| US8294266B2 (en) | 2007-08-01 | 2012-10-23 | Advanced Micro Devices, Inc. | Conductor bump method and apparatus |
| KR100954912B1 (ko) * | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | 커패시터 |
| US8314474B2 (en) | 2008-07-25 | 2012-11-20 | Ati Technologies Ulc | Under bump metallization for on-die capacitor |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| KR960012465A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPS62104067A (ja) | 半導体装置 | |
| JPH03257855A (ja) | 半導体装置 | |
| JPH03200361A (ja) | Ｍｉｍ容量 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JP3060389B2 (ja) | コンデンサー | |
| JPH03138962A (ja) | 半導体集積回路 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPS6211257A (ja) | マイクロ波集積回路 | |
| JPH07202123A (ja) | 半導体結合コンデンサ | |
| JPS61230333A (ja) | 集積回路 | |
| JPH03257856A (ja) | 半導体装置 | |
| JPH04294575A (ja) | 高周波半導体集積回路 | |
| JPS5930509Y2 (ja) | ビ−ムリ−ド型ｍｉｍキヤパシタ | |
| JPH0555459A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH0521426A (ja) | 半導体集積回路 | |
| JPH05259381A (ja) | 半導体装置 | |
| JPS61279166A (ja) | 混成集積回路用基板 | |
| JPS61198660A (ja) | 半導体集積回路のｍｉｍ容量 | |
| JPH05259383A (ja) | 半導体容量素子 | |
| JPH01276646A (ja) | モノリシックマイクロ波ｉｃ | |
| JPH08288464A (ja) | Ｒｃ回路素子の構造 |