JPH05259381A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05259381A JPH05259381A JP5124992A JP5124992A JPH05259381A JP H05259381 A JPH05259381 A JP H05259381A JP 5124992 A JP5124992 A JP 5124992A JP 5124992 A JP5124992 A JP 5124992A JP H05259381 A JPH05259381 A JP H05259381A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- film
- lower electrode
- part electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】半導体基板８上の絶縁層上に形成された下部電
極１上で、絶縁膜を挟み形成された上部電極２と、下部
電極１および上部電極２と導通をとる下部引き出し電極
５および上部引き出し電極３とを備え、上部引き出し電
極３は下部電極１上の領域に含まれる突起部１３を有す
る。 【効果】コンデンサの下部電極１上の領域に配線１３が
配置されることがなく、配線１３による寄生容量は生じ
ない。従って、配線１３の配置によるコンデンサ容量の
くるいがない。特に、複数のコンデンサの容量比が回路
の特性を決定する場合のように、コンデンサの厳密な容
量比を求められるところに極めて有効である。
極１上で、絶縁膜を挟み形成された上部電極２と、下部
電極１および上部電極２と導通をとる下部引き出し電極
５および上部引き出し電極３とを備え、上部引き出し電
極３は下部電極１上の領域に含まれる突起部１３を有す
る。 【効果】コンデンサの下部電極１上の領域に配線１３が
配置されることがなく、配線１３による寄生容量は生じ
ない。従って、配線１３の配置によるコンデンサ容量の
くるいがない。特に、複数のコンデンサの容量比が回路
の特性を決定する場合のように、コンデンサの厳密な容
量比を求められるところに極めて有効である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体基板上に形成されたコンデンサに関する。
半導体基板上に形成されたコンデンサに関する。
【０００２】
【従来の技術】従来の半導体基板上に形成されたコンデ
ンサについて、図５及び図６を参照しながら説明する。
図５はコンデンサの平面図、図６は図５中のＢＢ’に沿
う断面図である。
ンサについて、図５及び図６を参照しながら説明する。
図５はコンデンサの平面図、図６は図５中のＢＢ’に沿
う断面図である。
【０００３】図６に示すように、半導体基板上のコンデ
ンサは、半導体基板８上に形成した絶縁膜９の上に、絶
縁膜１０を挟んでドープド・ポリシリコンによる下部電
極１、上部電極２を設けることにより形成している。こ
の両電極には保護膜１２に開口した上部電極コンタクト
ホール４、下部電極コンタクトホール６を通じて各々金
属等による上部引き出し電極３、下部引き出し電極５に
より、他の周辺の素子や外部と導通をとっている。
ンサは、半導体基板８上に形成した絶縁膜９の上に、絶
縁膜１０を挟んでドープド・ポリシリコンによる下部電
極１、上部電極２を設けることにより形成している。こ
の両電極には保護膜１２に開口した上部電極コンタクト
ホール４、下部電極コンタクトホール６を通じて各々金
属等による上部引き出し電極３、下部引き出し電極５に
より、他の周辺の素子や外部と導通をとっている。
【０００４】図５に見るように、下部電極１上には、上
部電極２、下部引き出し電極５が設けられている。ま
た、上部引き出し電極３には配線７が接続され、他の素
子や外部と導通を取っている。
部電極２、下部引き出し電極５が設けられている。ま
た、上部引き出し電極３には配線７が接続され、他の素
子や外部と導通を取っている。
【０００５】
【発明が解決しようとする課題】上述のように、上部引
き出し電極３に配線７を接続すると、下部電極１上の領
域に配線７が配置され、配線７下にある下部電極１との
間にコンデンサが形成され、このコンデンサが寄生容量
を生じる。このため、上部引き出し電極３と配線７とを
どの方向へ、また、下部電極１上の領域のどこで接続す
るか、によってコンデンサの容量が異なる、という問題
点があった。特に、複数のコンデンサ間でコンデンサ容
量の比が回路の特性に大きな影響を与える場合には、寄
生容量による相対精度低下が回路特性の劣化を引き起こ
していた。
き出し電極３に配線７を接続すると、下部電極１上の領
域に配線７が配置され、配線７下にある下部電極１との
間にコンデンサが形成され、このコンデンサが寄生容量
を生じる。このため、上部引き出し電極３と配線７とを
どの方向へ、また、下部電極１上の領域のどこで接続す
るか、によってコンデンサの容量が異なる、という問題
点があった。特に、複数のコンデンサ間でコンデンサ容
量の比が回路の特性に大きな影響を与える場合には、寄
生容量による相対精度低下が回路特性の劣化を引き起こ
していた。
【０００６】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、基板上の絶縁層上に形成された下部電
極と、前記下部電極上、絶縁膜を挟み形成された上部電
極と、前記下部電極と導通をとる下部引き出し電極と、
前記上部電極と導通をとる上部引き出し電極とを備え、
前記上部引き出し電極は前記下部電極上の領域に含まれ
る突起部を有することを特徴とする半導体装置を提供す
る。
ため、本発明は、基板上の絶縁層上に形成された下部電
極と、前記下部電極上、絶縁膜を挟み形成された上部電
極と、前記下部電極と導通をとる下部引き出し電極と、
前記上部電極と導通をとる上部引き出し電極とを備え、
前記上部引き出し電極は前記下部電極上の領域に含まれ
る突起部を有することを特徴とする半導体装置を提供す
る。
【０００７】また、基板上の絶縁層上に形成された下部
電極と、前記下部電極上、絶縁膜を挟み形成された複数
の上部電極と、前記下部電極と導通をとる下部引き出し
電極と、各々の前記上部電極と導通をとる上部引き出し
電極とを備え、各々の前記上部引き出し電極は前記下部
電極上の領域に含まれる突起部を有し、隣合う前記上部
引き出し電極同士は隣合う前記上部引き出し電極の前記
突起部を接続することで導通をとることを特徴とする半
導体装置をも提供する。
電極と、前記下部電極上、絶縁膜を挟み形成された複数
の上部電極と、前記下部電極と導通をとる下部引き出し
電極と、各々の前記上部電極と導通をとる上部引き出し
電極とを備え、各々の前記上部引き出し電極は前記下部
電極上の領域に含まれる突起部を有し、隣合う前記上部
引き出し電極同士は隣合う前記上部引き出し電極の前記
突起部を接続することで導通をとることを特徴とする半
導体装置をも提供する。
【０００８】
【作用】コンデンサの上部電極の引き出し電極に、下部
電極領域上に伸びる突起部を設け、この突起部を外部と
の配線と接続るすことで、配線が下部電極に重なること
を防ぎ、配線による寄生容量を生じさせない。
電極領域上に伸びる突起部を設け、この突起部を外部と
の配線と接続るすことで、配線が下部電極に重なること
を防ぎ、配線による寄生容量を生じさせない。
【０００９】
【実施例】コンデンサ容量の精度が必要とされる回路の
例として、図４に示すようなスイッチドキャパシタ回路
（ＳＣＦ）がある。
例として、図４に示すようなスイッチドキャパシタ回路
（ＳＣＦ）がある。
【００１０】この回路は、一端を接地したコンデンサ２
３の他端が、クロックにより制御されるスイッチ２４に
よって入力２１とオペアンプ２５の負入力端子と選択接
続するようにし、オペアンプ２５の正入力端子は接地さ
れている。また、オペアンプ２５の出力２７から、コン
デンサ２６を介してオペアンプ２５の負入力端子へフィ
ードバックする。この回路の伝達特性は、 Ｖout ／Ｖin ＝ −（ｆck／｜ｊω｜）（ＣI ／Ｃo ） で与えられる。ここに、Ｖinは入力２１、Ｖout 出力２
７、ｆckはスイッチ２４に与えられるクロック周波数、
ωは角周波数、ｊは虚数単位、ＣI はコンデンサ２３の
容量、Ｃo はコンデンサ２６の容量である。従って、こ
の回路の伝達特性は、クロック周波数ｆckとコンデンサ
２３、２６の容量ＣI とＣo の比によって定まる。即
ち、回路の特性を決定する上では、コンデンサ２３、２
６の容量比を精度良くすることが回路の特性を満足する
コンデンサの実施例を以下に述べる。 （実施例１）
３の他端が、クロックにより制御されるスイッチ２４に
よって入力２１とオペアンプ２５の負入力端子と選択接
続するようにし、オペアンプ２５の正入力端子は接地さ
れている。また、オペアンプ２５の出力２７から、コン
デンサ２６を介してオペアンプ２５の負入力端子へフィ
ードバックする。この回路の伝達特性は、 Ｖout ／Ｖin ＝ −（ｆck／｜ｊω｜）（ＣI ／Ｃo ） で与えられる。ここに、Ｖinは入力２１、Ｖout 出力２
７、ｆckはスイッチ２４に与えられるクロック周波数、
ωは角周波数、ｊは虚数単位、ＣI はコンデンサ２３の
容量、Ｃo はコンデンサ２６の容量である。従って、こ
の回路の伝達特性は、クロック周波数ｆckとコンデンサ
２３、２６の容量ＣI とＣo の比によって定まる。即
ち、回路の特性を決定する上では、コンデンサ２３、２
６の容量比を精度良くすることが回路の特性を満足する
コンデンサの実施例を以下に述べる。 （実施例１）
【００１１】本発明の第１の実施例を図１、図２を参照
しながら詳細に説明する。図１は本発明を用いたコンデ
ンサの平面図、図２は図１中のＡＡ’に沿う断面図であ
る。また、従来例と重複するものには同じ番号を用い
る。
しながら詳細に説明する。図１は本発明を用いたコンデ
ンサの平面図、図２は図１中のＡＡ’に沿う断面図であ
る。また、従来例と重複するものには同じ番号を用い
る。
【００１２】本実施例は、上部引き出し電極３の形状が
異なる他は、従来のコンデンサと同じ構成である。即
ち、図２に示すように、半導体基板８上に酸化膜等によ
る絶縁膜９を形成し、その上にドープド・ポリシリコン
層を堆積、所望の形状にエッチングし、下部電極１を形
成する。この後、下部電極１表面に酸化膜等により絶縁
膜１０を形成し、この絶縁膜１０の上に再びドープド・
ポリシリコン層を堆積、エッチングし、上部電極２を形
成する。この絶縁膜１０の材質及び厚さは、下部電極１
と上部電極２の重なり部分の面積とともに、コンデンサ
の容量を規定するものである。さらに、上部電極２上に
絶縁膜１１を形成し、絶縁膜１０を挟む電極によるコン
デンサを構成する。この後、保護膜１２を形成する。以
上では、ポリシリコンを堆積し、エッチングする方法を
示したが、この他、選択的にポリシリコンを堆積するな
どの方法で下部電極１、上部電極２を形成しても良い。
また、周辺の素子等を同時に形成しても良い。
異なる他は、従来のコンデンサと同じ構成である。即
ち、図２に示すように、半導体基板８上に酸化膜等によ
る絶縁膜９を形成し、その上にドープド・ポリシリコン
層を堆積、所望の形状にエッチングし、下部電極１を形
成する。この後、下部電極１表面に酸化膜等により絶縁
膜１０を形成し、この絶縁膜１０の上に再びドープド・
ポリシリコン層を堆積、エッチングし、上部電極２を形
成する。この絶縁膜１０の材質及び厚さは、下部電極１
と上部電極２の重なり部分の面積とともに、コンデンサ
の容量を規定するものである。さらに、上部電極２上に
絶縁膜１１を形成し、絶縁膜１０を挟む電極によるコン
デンサを構成する。この後、保護膜１２を形成する。以
上では、ポリシリコンを堆積し、エッチングする方法を
示したが、この他、選択的にポリシリコンを堆積するな
どの方法で下部電極１、上部電極２を形成しても良い。
また、周辺の素子等を同時に形成しても良い。
【００１３】次に、上部電極２中央部上の絶縁膜１１及
び保護膜１２に上部電極コンタクトホール４を、また、
下部電極１上の絶縁膜１０及び保護膜１２に下部電極コ
ンタクトホール６を開口し、アルミニウム等の金属によ
る上部引き出し電極３及び下部引き出し電極５を設け、
コンデンサを完成する。
び保護膜１２に上部電極コンタクトホール４を、また、
下部電極１上の絶縁膜１０及び保護膜１２に下部電極コ
ンタクトホール６を開口し、アルミニウム等の金属によ
る上部引き出し電極３及び下部引き出し電極５を設け、
コンデンサを完成する。
【００１４】上部引き出し電極３は、図１に示すよう
に、保護膜１２上の各辺に導電材料による突起部１３を
有するよう成形してある。この突起部１３は下部電極１
上の領域にに位置する。上部引き出し電極３と配線とを
接続するときは、下部電極１上の領域境で配線１４と接
続する。
に、保護膜１２上の各辺に導電材料による突起部１３を
有するよう成形してある。この突起部１３は下部電極１
上の領域にに位置する。上部引き出し電極３と配線とを
接続するときは、下部電極１上の領域境で配線１４と接
続する。
【００１５】本実施例においては突起部１３は上部引き
出し電極３の三辺に設けているが、下部引き出し電極５
に対向する辺にも突起部１３を設け、突起部を４つとし
ても良い。
出し電極３の三辺に設けているが、下部引き出し電極５
に対向する辺にも突起部１３を設け、突起部を４つとし
ても良い。
【００１６】この突起部１３は下部電極１の上で重なる
ため、突起部１３と下部電極１はやはりコンデンサを構
成し、下部電極１と上部電極２から成るコンデンサに容
量を付加することになる。しかし、予め突起部１３を設
け、この突起部１３と配線１４を下部電極１上の領域境
で接続することにより、配線１４は下部電極１と重なら
ず、配線による寄生容量の発生を防ぎ、コンデンサ容量
の配線によるズレをなくすことが出来る。また、上部引
き出し電極３の下部引き出し電極５以外のどの突起部１
３から、配線１４が導通をとってもコンデンサの容量に
変化がなく、他のコンデンサの容量との厳密な相関関係
が求められるような場合には、配線接続方向によらず、
一定の容量を実現でき、突起部１３は矩形であることか
ら、厳密にコンデンサ容量を設計することができる。
ため、突起部１３と下部電極１はやはりコンデンサを構
成し、下部電極１と上部電極２から成るコンデンサに容
量を付加することになる。しかし、予め突起部１３を設
け、この突起部１３と配線１４を下部電極１上の領域境
で接続することにより、配線１４は下部電極１と重なら
ず、配線による寄生容量の発生を防ぎ、コンデンサ容量
の配線によるズレをなくすことが出来る。また、上部引
き出し電極３の下部引き出し電極５以外のどの突起部１
３から、配線１４が導通をとってもコンデンサの容量に
変化がなく、他のコンデンサの容量との厳密な相関関係
が求められるような場合には、配線接続方向によらず、
一定の容量を実現でき、突起部１３は矩形であることか
ら、厳密にコンデンサ容量を設計することができる。
【００１７】以上では、下部電極１、上部電極２ともに
ポリシリコンによるものを説明したが、これの他、下部
電極が半導体基板表面に形成された不純物拡散領域であ
るコンデンサについても、同様に本発明の効果がある。 （実施例２）
ポリシリコンによるものを説明したが、これの他、下部
電極が半導体基板表面に形成された不純物拡散領域であ
るコンデンサについても、同様に本発明の効果がある。 （実施例２）
【００１８】以下、本発明の第２の実施例を図３を参照
しながら詳細に説明する。図３は本実施例の平面図であ
る。本実施例は実施例１のコンデンサを並列に結合した
もので、容量を厳密に製造し、かつ容量変更を容易にす
ることが出来るようにするものである。
しながら詳細に説明する。図３は本実施例の平面図であ
る。本実施例は実施例１のコンデンサを並列に結合した
もので、容量を厳密に製造し、かつ容量変更を容易にす
ることが出来るようにするものである。
【００１９】コンデンサの形成方法は、実施例１と同様
にして形成した下部電極１上に独立した複数個の同じ大
きさの上部電極２を形成する。これらの上部電極３上に
コンタクトホールを設け、ここに上部引き出し電極３を
形成する。これらの上部引き出し電極３の４辺には、実
施例１と同様に突起部１５を設け、下部電極１上の領域
に配線が入らないようにすると同時に、隣合う引き出し
電極３を突起部１５によって接続してある。
にして形成した下部電極１上に独立した複数個の同じ大
きさの上部電極２を形成する。これらの上部電極３上に
コンタクトホールを設け、ここに上部引き出し電極３を
形成する。これらの上部引き出し電極３の４辺には、実
施例１と同様に突起部１５を設け、下部電極１上の領域
に配線が入らないようにすると同時に、隣合う引き出し
電極３を突起部１５によって接続してある。
【００２０】コンデンサの容量を変更する場合は、予め
準備してある下部電極１上の上部電極２の個数によって
容易に調整でき、このとき各引き出し電極３は突起１５
で接続され、配線を用いないので、上部電極２の個数を
変えても配線による寄生容量は考える必要がない。ま
た、本実施例のコンデンサを複数使用すれば、容量比は
厳密に上部電極２の個数比に置き換えることができる。
準備してある下部電極１上の上部電極２の個数によって
容易に調整でき、このとき各引き出し電極３は突起１５
で接続され、配線を用いないので、上部電極２の個数を
変えても配線による寄生容量は考える必要がない。ま
た、本実施例のコンデンサを複数使用すれば、容量比は
厳密に上部電極２の個数比に置き換えることができる。
【００２１】このような、回路において本発明の配線方
向によらず容量を一定にすることが出来るコンデンサを
用いると、配線の配置によらず、容量比を厳密に製造す
ることができ、回路の特性を設計どうりにする事が可能
である。また、コンデンサの上部電極２のみの変更で容
易に、かつ精度良くコンデンサの容量を変えることがで
きるので、回路の特性を厳密に変化させることができ
る。
向によらず容量を一定にすることが出来るコンデンサを
用いると、配線の配置によらず、容量比を厳密に製造す
ることができ、回路の特性を設計どうりにする事が可能
である。また、コンデンサの上部電極２のみの変更で容
易に、かつ精度良くコンデンサの容量を変えることがで
きるので、回路の特性を厳密に変化させることができ
る。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
を用いれば、コンデンサの下部電極上の領域に配線が配
置されることがなく、配線による寄生容量は生じない。
従って、配線の配置によるコンデンサ容量のくるいがな
い。特に、複数のコンデンサの容量比が回路の特性を決
定する場合のように、厳密な容量比を求められる場合に
極めて有効である。また、上部引き出し電極は矩形であ
り、厳密なコンデンサを製造できるとともに、設計変更
等に際して、配線と上部引き出し電極との接続位置を変
更してもなんらコンデンサ容量には変化は生じない。
を用いれば、コンデンサの下部電極上の領域に配線が配
置されることがなく、配線による寄生容量は生じない。
従って、配線の配置によるコンデンサ容量のくるいがな
い。特に、複数のコンデンサの容量比が回路の特性を決
定する場合のように、厳密な容量比を求められる場合に
極めて有効である。また、上部引き出し電極は矩形であ
り、厳密なコンデンサを製造できるとともに、設計変更
等に際して、配線と上部引き出し電極との接続位置を変
更してもなんらコンデンサ容量には変化は生じない。
【００２３】さらに、コンデンサ容量は上部電極の個数
を変えることで容易に変更することができ、他のコンデ
ンサとの厳密な容量比が求められる場合には、容量比は
上部電極の個数比に置き換えられるので極めて有効であ
る。
を変えることで容易に変更することができ、他のコンデ
ンサとの厳密な容量比が求められる場合には、容量比は
上部電極の個数比に置き換えられるので極めて有効であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す平面図。
【図２】図１のＡＡ’に沿う断面図。
【図３】本発明の第２の実施例を示す平面図。
【図４】ＳＣＦ回路の例を示す図。
【図５】従来例を示す平面図。
【図６】図５のＢＢ’に沿う断面図。
１ 下部電極 ２ 上部電極 ３ 上部引き出し電極 ４ 上部コンタクトホール ５ 下部引き出し電極 ６ 下部コンタクトホール ７、１４ 配線 ８ 半導体基板 ９、１０、１１ 絶縁膜 １２ 保護膜 １３、１５ 突起部 ２１ 入力 ２３、２６ コンデンサ ２４ スイッチ ２５ オペアンプ ２７ 出力
Claims (2)
- 【請求項１】基板上の絶縁層上に形成された下部電極
と、 前記下部電極上、絶縁膜を挟み形成された上部電極と、 前記下部電極と導通をとる下部引き出し電極と、 前記上部電極と導通をとる上部引き出し電極とを備え、 前記上部引き出し電極は前記下部電極上の領域に含まれ
る突起部を有することを特徴とする半導体装置。 - 【請求項２】基板上の絶縁層上に形成された下部電極
と、 前記下部電極上、絶縁膜を挟み形成された複数の上部電
極と、 前記下部電極と導通をとる下部引き出し電極と、 各々の前記上部電極と導通をとる上部引き出し電極とを
備え、 各々の前記上部引き出し電極は前記下部電極上の領域に
含まれる突起部を有し、隣合う前記上部引き出し電極同
士は隣合う前記上部引き出し電極の前記突起部を接続す
ることで導通をとることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124992A JPH05259381A (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124992A JPH05259381A (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259381A true JPH05259381A (ja) | 1993-10-08 |
Family
ID=12881681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5124992A Pending JPH05259381A (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323394A (ja) * | 2001-04-26 | 2002-11-08 | Kyocera Corp | 圧力検出装置用パッケージ |
-
1992
- 1992-03-10 JP JP5124992A patent/JPH05259381A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323394A (ja) * | 2001-04-26 | 2002-11-08 | Kyocera Corp | 圧力検出装置用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973787B2 (ja) | 液晶表示装置及びその製造方法 | |
| EP0905792B1 (en) | Stacked-fringe integrated circuit capacitors | |
| KR20020020720A (ko) | 캐패시터 | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR970030837A (ko) | 반도체 장치의 제조 방법 | |
| KR20010034345A (ko) | 향상된 큐팩터를 갖는 커패시터 | |
| US5648663A (en) | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same | |
| JPH01120858A (ja) | 集積回路装置 | |
| JPH02166764A (ja) | 容量素子を有する半導体装置およびその製造方法 | |
| JPS6114648B2 (ja) | ||
| JPH0590489A (ja) | 半導体集積回路 | |
| JPH05259381A (ja) | 半導体装置 | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| KR100544631B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0441374A1 (en) | Semiconductor device provided with capacitors | |
| KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPH03257855A (ja) | 半導体装置 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JP2512902B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH04164364A (ja) | 半導体装置 |