KR970030837A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR970030837A
KR970030837A KR1019960041880A KR19960041880A KR970030837A KR 970030837 A KR970030837 A KR 970030837A KR 1019960041880 A KR1019960041880 A KR 1019960041880A KR 19960041880 A KR19960041880 A KR 19960041880A KR 970030837 A KR970030837 A KR 970030837A
Authority
KR
South Korea
Prior art keywords
insulating film
conductive layer
forming
layer
insulating
Prior art date
Application number
KR1019960041880A
Other languages
English (en)
Other versions
KR100232976B1 (ko
Inventor
다까시 고노
미끼오 아사꾸라
히데또 히다까
겐이찌 야스다
Original Assignee
기따오까 다까시
미쯔비시 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시 덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR970030837A publication Critical patent/KR970030837A/ko
Application granted granted Critical
Publication of KR100232976B1 publication Critical patent/KR100232976B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Lasers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

휴즈부를 부주의로 단선시키지 않기 위해 휴즈부 상에 보호막을 형성하는 경우는 보호막 형성을 위한 제조 공정이 필요하게 된다.
층간 절연막(230)을 선택적으로 에칭 제거함으로써, 원통형 캐패시터(125a, 125b)의 셀 플레이트(129) 상의 층간 절연막(230) 영역에 형성된 단차 부분(231)을 제거함과 동시에, 휴즈부(130) 상에 요부(141)를 형성한다. 이때, 셀 플레이트(129)를 노출하지 않을 정도로 에칭을 종료하기 때문에 휴즈부(130)가 노출하는 일없이 휴즈부(130)상에 요부(141)가 형성된다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도9는 도1의 반도체 장치의 제조 방법의 일 공정을 도시하는 반도체 장치의 구조 단면도.

Claims (7)

  1. 반도체 기판의 일 주면에 층간 절연막으로 이루어지는 제1절연막을 형성하는 공정; 휴즈부를 구성하는 제1도전층을 상기 제1절연막 상에 형성함과 동시에, 상기 반도체 기판에 형성되는 회로의 일부를 구성하는 제2도전층을상기 제1절연막상에 형성하는 공정; 상기 제1 및 제2도전층을 덮도록 상기 제1절연막 상에 층간 절연막으로 이루어지는 제2절연막을 퇴적시키는 공정; 및 상기 제2절연막을 선택적으로 에칭 제거함으로써, 상기 제2절연막 표면의 상기 제2도전층 상에 위치하는 영역에 생긴, 상기 제2절연막 표면의 상기 제1도전층 상에 위치하는 영역에 대해 철형상(凸狀)의 단차를 상기 제2도전층이 노출하지 않을 정도로 제거함과 동시에, 상기 제2절연막 표면에 기기저부가 상기 제2절연막을 사이에 두고 상기 제1도전층과 대향하는 요부(凹部)를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 요부 내를 포함하는 상기 제2절연막 상에 제3절연막을 퇴적시키는 공정; 상기 제3절연막 표면의 상기 요부 상에 위치하지 않은 개소에 제3도전층을 형성하는 공정; 상기 제3도전층을 덮도록 상기 요부상에 위치하는 영역을 포함하는 상기 제3절연막 상에 제3 절연막을 퇴적시키는 공정; 및 상기 제3도전층에 컨택트하는 제1홀, 및 기저부가 상기 제2 및 제3절연막을 사이에 두고 상기 제1도전층과 대향하는 제2홀을 각각 상기 제4절연막 표면에서 동시에 개구하도록 상기 제4절연막을 선택적으로 에칭 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 제3절연막 및 제4절연막은 서로 다른 재료에 의해 퇴적된 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서, 상기 제3절연막은 산화막으로 구성되고, 상기 제4절연막은 질화막으로 구성된 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 요부를 제거한 상기 제2절연막 표면에 제3도전층을 형성하는 공정; 상기 제3도전층을 덮도록 상기 요부 내를 포함하는 상기 제2절연막 상에 제3절연막을 퇴적시키는 공정; 및 상기 제3도전층에 컨택트하는 제1홀, 및 기저부가 상기 제2절연막을 사이에 두고 상기 제1도전층과 대향하는 제2홀을 각각 제3절연막 표면에서 동시에 형성하도록 상기 제3절연막을 선택적으로 에칭 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2도전층은 상기 제1절연막 상에 그 축 방향이 상기 반도체기판의 주면에 대해 수직 방향의 기둥 형상으로 형성된 캐패시터의 한쪽 전극과 대향하는 상기 캐패시터의 다른쪽 전극으로서 형성된 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 기판의 일 주면에 층간 절연막으로 이루어지는 제1절연막을 형성하는 공정; 상기 제1절연막 상에 휴즈부로 이루어지는 제1도전층 및 상기 반도체 기판에 형성되는 회로의 일부를 구성하는 제2도전층을 형성하는 공정; 상기 제1 및 제2도전층을 덮도록 상기 제1절연막 상에 층간 절연막으로 이루어지는 제2절연막을 퇴적시키는 공정; 상기 제2절연막 표면에서의 상기 제1도전층 상에 위치하지 않는 개소에 배선층으로 이루어지는 제3도전층을 형성하는 공정; 상기 제3도전층을 덮도록 상기 제1도전층 상을 포함하는 상기 제2절연막상에 제3절연막을 퇴적시키는 공정; 상기 제3도전층에 컨택트하는 제1홀, 및 기저부가 상기 제2절연막을 사이에 두고 상기 제1도전층과 대향하는 제2홀을 각각 상기 제3절연막 표면에서 동시에 개구하도록 상기 제3절연막을 선택적으로 에칭 제거하는 공정; 상기 제2홀을 제거한 상기 제3절연막 표면에 제1홀을 사이에 두고 제3도전층에 접속되는 부분을 포함하는, 배선층으로 이루어지는 제4도전층을 형성하는 공정; 상기 제4도전층을 덮도록 상기 제2홀 내 및 상기 제3절연막 상에 제4절연막을 퇴적시키는 공정; 및 상기 제4도전층에 컨택트하는 제3홀, 및 기저부가 상기 제2홀 내에서 상기 제2절연막을 사이에 두고 상기 제1도전층과 대향하는 제4홀을 각각 상기 제4절연막 표면에서 개구하도록 상기 제4절연막을 선택적으로 에칭 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960041880A 1995-11-30 1996-09-24 반도체 장치의 제조 방법 KR100232976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-312410 1995-11-30
JP31241095A JP3402029B2 (ja) 1995-11-30 1995-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970030837A true KR970030837A (ko) 1997-06-26
KR100232976B1 KR100232976B1 (ko) 1999-12-01

Family

ID=18028904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041880A KR100232976B1 (ko) 1995-11-30 1996-09-24 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US5972756A (ko)
JP (1) JP3402029B2 (ko)
KR (1) KR100232976B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
KR100334388B1 (ko) * 1998-06-29 2002-07-18 박종섭 반도체소자의 안티퓨즈 제조방법
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6235557B1 (en) * 1999-04-28 2001-05-22 Philips Semiconductors, Inc. Programmable fuse and method therefor
JP2001127270A (ja) 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
US6338992B1 (en) * 2000-11-29 2002-01-15 Lsi Logic Corporation Programmable read only memory in CMOS process flow
US6496416B1 (en) * 2000-12-19 2002-12-17 Xilinx, Inc. Low voltage non-volatile memory cell
US6882571B1 (en) 2000-12-19 2005-04-19 Xilinx, Inc. Low voltage non-volatile memory cell
US6597013B2 (en) * 2001-08-06 2003-07-22 Texas Instruments Incorporated Low current blow trim fuse
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US6930920B1 (en) 2002-10-29 2005-08-16 Xilinx, Inc. Low voltage non-volatile memory cell
US6827868B2 (en) * 2002-11-27 2004-12-07 International Business Machines Corporation Thinning of fuse passivation after C4 formation
JP2004281966A (ja) * 2003-03-19 2004-10-07 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
US7115512B2 (en) * 2004-05-17 2006-10-03 Micron Technology Methods of forming semiconductor constructions
JP2008071991A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその製造方法
JP2011176274A (ja) * 2010-01-28 2011-09-08 Fujifilm Corp 放射線検出素子
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044829B2 (ja) * 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
JPS6480038A (en) * 1987-09-19 1989-03-24 Hitachi Ltd Manufacture of semiconductor integrated circuit device
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
KR960013508B1 (ko) * 1992-07-07 1996-10-05 현대전자산업 주식회사 반도체 기억장치 및 그 제조방법

Also Published As

Publication number Publication date
US5972756A (en) 1999-10-26
JPH09153595A (ja) 1997-06-10
JP3402029B2 (ja) 2003-04-28
KR100232976B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR970030837A (ko) 반도체 장치의 제조 방법
KR970013366A (ko) 반도체 집적 회로장치의 제조방법
KR970071090A (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR950004472A (ko) 적층배선기판 및 그 제조방법
KR960006036A (ko) 반도체장치 및 그의 제조방법
KR960012465A (ko) 반도체 디바이스 및 그 제조 방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR940001358A (ko) 반도체장치 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR970017961A (ko) 반도체 집적회로장치 및 그의 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR880014690A (ko) 상부측 기판 접촉부를 갖고 있는 cmos 집적회로 및 이의 제조방법
KR960036065A (ko) 반도체 소자의 캐패시터 형성방법
KR900013581A (ko) 반도체 기억장치의 제조방법 및 그 소자
KR970054136A (ko) 디램 셀 캐패시터 제조방법
KR900013583A (ko) 반도체 소자의 접속장치
JPH02222574A (ja) 半導体装置
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR960043176A (ko) 캐패시터 제조방법
KR980006255A (ko) 반도체 메모리 장치의 전하저장전극 형성방법
KR970054163A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR920010918A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR960018731A (ko) 액정 디스플레이 박막트랜지스터소자 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee