JPS62104067A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62104067A JPS62104067A JP24346885A JP24346885A JPS62104067A JP S62104067 A JPS62104067 A JP S62104067A JP 24346885 A JP24346885 A JP 24346885A JP 24346885 A JP24346885 A JP 24346885A JP S62104067 A JPS62104067 A JP S62104067A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- mim
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特にMetal −1nsu
lator−Me ta lキャパシタ(以後MIM容
量と記す)を積層にした半導体装置に関するものである
。
lator−Me ta lキャパシタ(以後MIM容
量と記す)を積層にした半導体装置に関するものである
。
第2図に従来のM I M′gilを示す。第2図にお
いて、lは半導体基板、2は第1の下地金属膜、3は第
1の絶縁膜、4は第1の下地金属膜である。
いて、lは半導体基板、2は第1の下地金属膜、3は第
1の絶縁膜、4は第1の下地金属膜である。
第2図に基づいて従来のMrMキャパシタの構造につい
・て説明する。
・て説明する。
MIMキャパシタのMIMgffl値Cは、近似的に第
1の絶縁1513の上にある第1の上地金属膜4の面積
Sと第1の絶縁膜3の誘電率ε及び膜厚dを用いて式(
1)のように表される。
1の絶縁1513の上にある第1の上地金属膜4の面積
Sと第1の絶縁膜3の誘電率ε及び膜厚dを用いて式(
1)のように表される。
C=ε□ ・・・(1)
・d
上式からMIM容量値Cを大きくするには、誘電率εが
高く厚さdの小さい絶縁膜を形成すればよい。ところが
、膜厚を薄(するとピンホールなどの原因による電気的
短絡が起こり易く、膜厚の薄さは限定されている。よっ
て、MIM容9値Cを大きくするには下地金属膜の面積
Sを大きくしていた。しかし、チップの高望、積化にと
もない、面積Sを大きくすることは好ましくない。
高く厚さdの小さい絶縁膜を形成すればよい。ところが
、膜厚を薄(するとピンホールなどの原因による電気的
短絡が起こり易く、膜厚の薄さは限定されている。よっ
て、MIM容9値Cを大きくするには下地金属膜の面積
Sを大きくしていた。しかし、チップの高望、積化にと
もない、面積Sを大きくすることは好ましくない。
従来の半導体装置では、上述のような方法で静電音量を
大きくしていたので、MIM容量の面積が大きくなり、
チップの高集積化を防げていた。
大きくしていたので、MIM容量の面積が大きくなり、
チップの高集積化を防げていた。
この発明は上記のような問題点を解消するためになされ
たもので、MIM容量の寸法を小さくしたまま大ぎい静
電容量が得られる半導体装置を得ることを目的とする。
たもので、MIM容量の寸法を小さくしたまま大ぎい静
電容量が得られる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、MIM容量を積層して形
成したものである。
成したものである。
この発明においては、MIM容量を積層して形成したか
ら、大きな静電容量を小さい面積で得ることができる。
ら、大きな静電容量を小さい面積で得ることができる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による半導体装置(MTM容
量)の断面構造を示し、図において、lは半導体基板、
2は該半導体基板1上に形成された第1の下池金属膜、
4は該第1の下地全屈I!12上に第1の絶縁膜3を介
して形成された第1の上地金属膜、6は該第1の下池金
属膜4を第2の下池金属膜としてこの膜の上に第2の絶
縁膜5を介して形成された第2の上地金g、膜である。
量)の断面構造を示し、図において、lは半導体基板、
2は該半導体基板1上に形成された第1の下池金属膜、
4は該第1の下地全屈I!12上に第1の絶縁膜3を介
して形成された第1の上地金属膜、6は該第1の下池金
属膜4を第2の下池金属膜としてこの膜の上に第2の絶
縁膜5を介して形成された第2の上地金g、膜である。
次に作用効果について説明する。
本実施例では、従来構造に加えてさらに第1の下池金属
膜4上に第2の絶縁膜5と第2の上地金属膜6を形成し
ており、これにより、MIM容量値Cは、第1の下池金
属膜2と第1の下池金属膜4間の静電容量値C1と、第
1の下池金属膜(第2の下池金属膜)4と第2の下池金
属膜6間の静電容量値C2の和となる。よって本実施例
では、MrM容量値を従来のMTM容量値と比べ同じ面
積で02分だけ増加することができる。
膜4上に第2の絶縁膜5と第2の上地金属膜6を形成し
ており、これにより、MIM容量値Cは、第1の下池金
属膜2と第1の下池金属膜4間の静電容量値C1と、第
1の下池金属膜(第2の下池金属膜)4と第2の下池金
属膜6間の静電容量値C2の和となる。よって本実施例
では、MrM容量値を従来のMTM容量値と比べ同じ面
積で02分だけ増加することができる。
なお、上記実施例ではMIM容量は2段形成したが、こ
れは3段、4段等、より多段に形成しても良いことはい
うまでもない。
れは3段、4段等、より多段に形成しても良いことはい
うまでもない。
以上のように、この発明によれば、MIM容量を積層し
て形成したので、大きな静電容量のM!M容量をも小さ
い面積で得ることができ、チップの高集積化に効果があ
る。
て形成したので、大きな静電容量のM!M容量をも小さ
い面積で得ることができ、チップの高集積化に効果があ
る。
第1図はこの発明の一実施例による半導体装置(M I
M容量)の構造を示す断面図、第2図は従来のMIM
容量の構造を示す断面図である。 l・・・半導体基板、2・・・第1の下池金属膜・3・
・・第1の絶縁膜、4・・・第1の上地金属膜、5・・
・第2の絶縁膜、6・・・第2の上地金属膜。 なお図中同一符号は同−又は相当部分を示す。
M容量)の構造を示す断面図、第2図は従来のMIM
容量の構造を示す断面図である。 l・・・半導体基板、2・・・第1の下池金属膜・3・
・・第1の絶縁膜、4・・・第1の上地金属膜、5・・
・第2の絶縁膜、6・・・第2の上地金属膜。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)半導体基板上に形成された第1の下地金属膜と、
該膜上に第1の絶縁膜を介して上記第1の下地金属膜と
対向して形成された第1の上地金属膜とからなる第1の
キャパシタと、 上記第1の上地金属膜を第2の下地金属膜として該膜上
に第2の絶縁膜を介して該第2の下地金属膜と対向する
よう形成された第2の上地金属膜とからなる第2のキャ
パシタとを備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24346885A JPS62104067A (ja) | 1985-10-30 | 1985-10-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24346885A JPS62104067A (ja) | 1985-10-30 | 1985-10-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62104067A true JPS62104067A (ja) | 1987-05-14 |
Family
ID=17104336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24346885A Pending JPS62104067A (ja) | 1985-10-30 | 1985-10-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62104067A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583017A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | マイクロ波集積回路装置 |
US5338955A (en) * | 1992-03-27 | 1994-08-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked type capacitor |
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
JP2016527700A (ja) * | 2013-06-13 | 2016-09-08 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 金属絶縁体金属キャパシタ構造 |
JP2020021755A (ja) * | 2018-07-30 | 2020-02-06 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
-
1985
- 1985-10-30 JP JP24346885A patent/JPS62104067A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583017A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | マイクロ波集積回路装置 |
US5338955A (en) * | 1992-03-27 | 1994-08-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked type capacitor |
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
JP2016527700A (ja) * | 2013-06-13 | 2016-09-08 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 金属絶縁体金属キャパシタ構造 |
JP2020021755A (ja) * | 2018-07-30 | 2020-02-06 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
US11011130B2 (en) | 2018-07-30 | 2021-05-18 | Seiko Epson Corporation | Circuit device, electro-optical device, and electronic apparatus having plural capacitor elements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5208725A (en) | High capacitance structure in a semiconductor device | |
JPH01120858A (ja) | 集積回路装置 | |
JPS62104067A (ja) | 半導体装置 | |
JPH02231755A (ja) | Mim容量を備えたモノリシック集積回路 | |
JPH01100960A (ja) | 半導体集積回路装置 | |
JPH03257855A (ja) | 半導体装置 | |
JPH04196583A (ja) | 半導体装置 | |
JPH0328828B2 (ja) | ||
JPS63108763A (ja) | 半導体集積回路 | |
JPH0247862A (ja) | 半導体集積回路装置 | |
JPH0473960A (ja) | 半導体集積回路 | |
JPH03257856A (ja) | 半導体装置 | |
CN108123041A (zh) | Mim电容器及其制作方法 | |
JPS6211257A (ja) | マイクロ波集積回路 | |
JPH0456264A (ja) | 半導体集積回路装置 | |
JP3348523B2 (ja) | 積層セラミック部品 | |
JPS61248458A (ja) | 半導体集積回路装置 | |
JPS6387760A (ja) | 半導体集積回路装置 | |
JPS61170057A (ja) | 縦型キヤパシタ− | |
JPS61198660A (ja) | 半導体集積回路のmim容量 | |
JPH03138962A (ja) | 半導体集積回路 | |
JPS56138946A (en) | Semiconductor device | |
JP3040808B2 (ja) | 固体電解コンデンサ | |
JPH02240958A (ja) | 半導体集積回路装置 | |
JPH02133952A (ja) | 半導体装置 |