JPH04112563A - 半導体基板上容量 - Google Patents
半導体基板上容量Info
- Publication number
- JPH04112563A JPH04112563A JP23193890A JP23193890A JPH04112563A JP H04112563 A JPH04112563 A JP H04112563A JP 23193890 A JP23193890 A JP 23193890A JP 23193890 A JP23193890 A JP 23193890A JP H04112563 A JPH04112563 A JP H04112563A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal
- dielectric
- section
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010953 base metal Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 229920001721 polyimide Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板上容量に関し、特に、半導体基
板上にストリップライン形容量を構成する際、下地金属
の端部を半導体基板中に埋め込み、薄い誘電体をもつ大
容量でかつ耐圧の高いコンデンサを構成してなるものに
関するものである。
板上にストリップライン形容量を構成する際、下地金属
の端部を半導体基板中に埋め込み、薄い誘電体をもつ大
容量でかつ耐圧の高いコンデンサを構成してなるものに
関するものである。
第２図は従来の半導体基板上の金属−誘電体ストリップ
ライン形容量の構成図である。
ライン形容量の構成図である。
第２図において、１は半導体基板、２はストリップライ
ンの上地金属、３はストリップラインの下地金属、４は
誘電体、５はポリイミドである。
ンの上地金属、３はストリップラインの下地金属、４は
誘電体、５はポリイミドである。
次に、第２図に基づいて、従来技術によるストリップラ
イン形容量の構成について述へる。半導体基板１の上に
、ストリップライン形下地金属３を作り、その後、誘電
体４をＣＶＤまたはスパッタにより作成し、次いてポリ
イミド５およびストリップライン形の上地金属２を、下
地金属３と短絡しないようにして作り、容量を構成して
いた。
イン形容量の構成について述へる。半導体基板１の上に
、ストリップライン形下地金属３を作り、その後、誘電
体４をＣＶＤまたはスパッタにより作成し、次いてポリ
イミド５およびストリップライン形の上地金属２を、下
地金属３と短絡しないようにして作り、容量を構成して
いた。
第２図において、従来の金属−誘電体−金属ストリップ
ライン形容量の構成方法では、半導体基板ｌ上のストリ
ップラインの下地金属３に誘電体４を蒸着し、その後、
直接、または塗布によるポリイミド膜５を介して、スト
リップライン形上地金属２を蒸着していたか、下地金属
３のエツジ部の段差により、誘電体膜４か段切れしたり
、また、薄くなったりして耐圧か下がるという問題があ
った。また、ポリイミド膜５を介挿したことにより、プ
ロセス数が増えたり、試作容量値かばらつく等の問題も
あった。
ライン形容量の構成方法では、半導体基板ｌ上のストリ
ップラインの下地金属３に誘電体４を蒸着し、その後、
直接、または塗布によるポリイミド膜５を介して、スト
リップライン形上地金属２を蒸着していたか、下地金属
３のエツジ部の段差により、誘電体膜４か段切れしたり
、また、薄くなったりして耐圧か下がるという問題があ
った。また、ポリイミド膜５を介挿したことにより、プ
ロセス数が増えたり、試作容量値かばらつく等の問題も
あった。
この発明は、上記従来の問題点を解消するためになされ
たもので、薄い誘電体を持つ大容量で、かつ耐圧の高い
ストリップライン形コンデンサを、段切れを起こすこと
なく得ることを目的とする。
たもので、薄い誘電体を持つ大容量で、かつ耐圧の高い
ストリップライン形コンデンサを、段切れを起こすこと
なく得ることを目的とする。
この発明に係る半導体基板上容量は、下地金属および誘
電体エツジ部に相当する部分を半導体基板中に掘り込み
、かつライトエツチングをすることにより、該掘り込み
部の段差をなめらかにし、その後、下地金属、誘電体、
上地金属を蒸着またはスパッタで半導体基板上に作成し
、下地金属および誘電体エツジ部による誘電体、または
金属の断切れをなくし、ストリップライン形の大容量か
つ高耐圧のコンデンサを構成するようにしたものである
。
電体エツジ部に相当する部分を半導体基板中に掘り込み
、かつライトエツチングをすることにより、該掘り込み
部の段差をなめらかにし、その後、下地金属、誘電体、
上地金属を蒸着またはスパッタで半導体基板上に作成し
、下地金属および誘電体エツジ部による誘電体、または
金属の断切れをなくし、ストリップライン形の大容量か
つ高耐圧のコンデンサを構成するようにしたものである
。
この発明においては、下地金属と誘電体エツジの段差部
を半導体基板中に埋めこみ、かつライトエツチングをし
て段差部をなめらかにしたことにより、誘電体薄膜の段
切れかなくなり、大容量高耐圧のマイクロ波モノリシッ
ク化コンデンサが得られる。
を半導体基板中に埋めこみ、かつライトエツチングをし
て段差部をなめらかにしたことにより、誘電体薄膜の段
切れかなくなり、大容量高耐圧のマイクロ波モノリシッ
ク化コンデンサが得られる。
以下、この発明の一実施例を図について説明する。
第１図（ａ）、 （ｂ）、 （Ｃ）は、本発明の一実施
例による半導体基板上容量を示す。第１図（ａ）、 （
ｂ）、 （Ｃ）において、■は半導体基板、２はストリ
ップライン形上地金属、３はストリップライン形下地金
属、４は薄膜誘電体である。
例による半導体基板上容量を示す。第１図（ａ）、 （
ｂ）、 （Ｃ）において、■は半導体基板、２はストリ
ップライン形上地金属、３はストリップライン形下地金
属、４は薄膜誘電体である。
次に、第１図（ａ）、 （ｂ）、 （Ｃ）に基づいて、
この発明の金属−誘電体−金属ストリップライン形容量
の構成法について述へる。第１図（ａ）では、下地金属
３と誘電体薄膜４のエツジ部に相当する部分６を半導体
基板中に掘り込む。次いて、第１図（ｂ）では、半導体
基板中の掘り込み部６をライトエツチングして段差部を
滑らかにし、かつ段差をさらに減らすために、基板に対
し斜め方向の蒸着を行なって下地金属３を形成し、その
後、第１図（Ｃ）に示すごとく、誘電体薄膜４および上
地金属２をそれぞれスパッタおよび蒸着、リソグラフィ
、エツチングして作成する。
この発明の金属−誘電体−金属ストリップライン形容量
の構成法について述へる。第１図（ａ）では、下地金属
３と誘電体薄膜４のエツジ部に相当する部分６を半導体
基板中に掘り込む。次いて、第１図（ｂ）では、半導体
基板中の掘り込み部６をライトエツチングして段差部を
滑らかにし、かつ段差をさらに減らすために、基板に対
し斜め方向の蒸着を行なって下地金属３を形成し、その
後、第１図（Ｃ）に示すごとく、誘電体薄膜４および上
地金属２をそれぞれスパッタおよび蒸着、リソグラフィ
、エツチングして作成する。
このように、この実施例によれば、下地金属ストリップ
ラインのエツジ部に相当する部分を半導体基板中に掘り
込み、ライトエツチングにより掘り込み部の段差をなめ
らかにし、下地金属および誘電体を、これらからなる段
差部に相当する部分が上記半導体基板中の掘り込み部に
埋め込まれるように形成したので、誘電体薄膜の段切れ
を起こすことなく、大容量高耐圧の金属−誘電体−金属
ストリップライン形容量を形成することが可能となった
。
ラインのエツジ部に相当する部分を半導体基板中に掘り
込み、ライトエツチングにより掘り込み部の段差をなめ
らかにし、下地金属および誘電体を、これらからなる段
差部に相当する部分が上記半導体基板中の掘り込み部に
埋め込まれるように形成したので、誘電体薄膜の段切れ
を起こすことなく、大容量高耐圧の金属−誘電体−金属
ストリップライン形容量を形成することが可能となった
。
以上のように、この発明に係る半導体基板上容量によれ
ば、下地金属ストリップラインのエツジ部に相当する部
分を半導体基板中に掘り込み、掘り込み部の段差をなめ
らかにし、下地金属および誘電体を、これらからなる段
差部に相当する部分か上記半導体基板中の掘り込み部に
埋め込まれるように形成したので、誘電体薄膜の段切れ
を起こすことなく、大容量高耐圧のストリップライン形
容量を形成できるという効果がある。
ば、下地金属ストリップラインのエツジ部に相当する部
分を半導体基板中に掘り込み、掘り込み部の段差をなめ
らかにし、下地金属および誘電体を、これらからなる段
差部に相当する部分か上記半導体基板中の掘り込み部に
埋め込まれるように形成したので、誘電体薄膜の段切れ
を起こすことなく、大容量高耐圧のストリップライン形
容量を形成できるという効果がある。
第１図は本発明の一実施例による半導体基板上金属−誘
電体−金属ストリップライン形容量の形成法を示す図、
第２図は従来の半導体基板上金属誘電体−金属ストリッ
プライン形容量の形成法を示す図である。 図において、１は半導体基板、２はストリップライン形
上地金属、３はストリップライン形下地金属、４は誘電
体薄膜である。 なお図中同一符号は同−又は相当部分を示す。
電体−金属ストリップライン形容量の形成法を示す図、
第２図は従来の半導体基板上金属誘電体−金属ストリッ
プライン形容量の形成法を示す図である。 図において、１は半導体基板、２はストリップライン形
上地金属、３はストリップライン形下地金属、４は誘電
体薄膜である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板上に下地金属、誘電体および上地金属
の三層を積層して形成されるストップライン形容量にお
いて、上記下地金属の端部に相当する半導体基板部を掘
り込み、上記掘り込み部をライトエッチングをすること
により、該掘り込み部の段差をなめらかにし、上記下地
金属および誘電体を、これらからなる段差部に相当する
部分が上記半導体基板中の掘り込み部に埋め込まれるよ
うに形成してなり、該段差部による配線金属の切断が防
止されていることを特徴とする半導体基板上容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23193890A JPH04112563A (ja) | 1990-08-31 | 1990-08-31 | 半導体基板上容量 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23193890A JPH04112563A (ja) | 1990-08-31 | 1990-08-31 | 半導体基板上容量 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04112563A true JPH04112563A (ja) | 1992-04-14 |
Family
ID=16931418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23193890A Pending JPH04112563A (ja) | 1990-08-31 | 1990-08-31 | 半導体基板上容量 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04112563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
-
1990
- 1990-08-31 JP JP23193890A patent/JPH04112563A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| US6008083A (en) * | 1995-10-27 | 1999-12-28 | International Business Machines Corporation | Precision analog metal-metal capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495903B2 (en) | Integrated circuit inductor | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| JPH01120858A (ja) | 集積回路装置 | |
| US4544445A (en) | Process for positioning an interconnection line on an electric contact hole of an integrated circuit | |
| US9985237B2 (en) | Method of manufacturing an organic light emitting diode by lift-off | |
| JPH04112563A (ja) | 半導体基板上容量 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| US20040137693A1 (en) | Method for forming an MIM capacitor | |
| CN114823774A (zh) | 超导电路、量子比特装置及其制备方法 | |
| KR100475730B1 (ko) | 가변용량커패시터및그제조방법 | |
| JP3092700B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07326712A (ja) | Ｍｉｍキャパシタ | |
| JPS6230494B2 (ja) | ||
| KR20110071416A (ko) | 반도체 소자의 ｍｉｍ 커패시터 형성방법 | |
| JP3253756B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JP2917933B2 (ja) | 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法 | |
| JPH03125469A (ja) | Ｍｉｍキャパシタの構造 | |
| JP2004253481A (ja) | 半導体装置およびその製造方法 | |
| JPH0369162A (ja) | 半導体装置の製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| US6645804B1 (en) | System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor | |
| KR20010004268A (ko) | 스플리트 게이트 플래쉬 이이피롬 셀의 제조방법 | |
| KR960008531B1 (ko) | 적층형 캐패시터 제조방법 | |
| JPH05259383A (ja) | 半導体容量素子 | |
| JPH02291162A (ja) | 半導体メモリの製造方法 |