JP3253756B2 - 薄膜コンデンサおよびその製造方法 - Google Patents
薄膜コンデンサおよびその製造方法Info
- Publication number
- JP3253756B2 JP3253756B2 JP13531693A JP13531693A JP3253756B2 JP 3253756 B2 JP3253756 B2 JP 3253756B2 JP 13531693 A JP13531693 A JP 13531693A JP 13531693 A JP13531693 A JP 13531693A JP 3253756 B2 JP3253756 B2 JP 3253756B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lower electrode
- thin film
- film capacitor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜コンデンサおよび
その製造方法に関し、さらに詳細には、表面に凹部や凸
部などの欠陥がある基板上に形成することのできる薄膜
コンデンサおよびその製造方法に関する。
その製造方法に関し、さらに詳細には、表面に凹部や凸
部などの欠陥がある基板上に形成することのできる薄膜
コンデンサおよびその製造方法に関する。
【０００２】
【従来の技術】従来より、マイクロ波用ＩＣ（Ｍｏｎｏ
ｌｉｔｈｉｃ ＭｉｃｒｏｗａｖｅＩＣ（ＭＭＩＣ）や
Ｍｉｃｒｏｗａｖｅ ＩＣ（ＭＩＣ）など）などに使用
される電気素子の一つとして、薄膜コンデンサが知られ
ている。
ｌｉｔｈｉｃ ＭｉｃｒｏｗａｖｅＩＣ（ＭＭＩＣ）や
Ｍｉｃｒｏｗａｖｅ ＩＣ（ＭＩＣ）など）などに使用
される電気素子の一つとして、薄膜コンデンサが知られ
ている。
【０００３】こうした薄膜コンデンサは、これまでは以
下に説明するような方法で製造されていた。
下に説明するような方法で製造されていた。
【０００４】まず、コンデンサの基板としての電気的特
性が良好な基板の表面に、基板に対して略垂直方向から
蒸着あるいはスパッタリングなどを行い下部電極を形成
する（第一の工程）。そして、この下部電極表面に、基
板に対して略垂直方向からプラズマＣＶＤ法（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的
気相成長法）などにより絶縁膜を形成する（第二の工
程）。さらに、この絶縁膜表面に、基板に対して略垂直
方向からの蒸着あるいはスパッタリングなどにより上部
電極を形成する（第三の工程）ことにより、基板上に薄
膜コンデンサを製造するものであった。
性が良好な基板の表面に、基板に対して略垂直方向から
蒸着あるいはスパッタリングなどを行い下部電極を形成
する（第一の工程）。そして、この下部電極表面に、基
板に対して略垂直方向からプラズマＣＶＤ法（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的
気相成長法）などにより絶縁膜を形成する（第二の工
程）。さらに、この絶縁膜表面に、基板に対して略垂直
方向からの蒸着あるいはスパッタリングなどにより上部
電極を形成する（第三の工程）ことにより、基板上に薄
膜コンデンサを製造するものであった。
【０００５】また、上記のようにして製造される薄膜コ
ンデンサの小型化を図るためには、下部電極と上部電極
との間に配置される絶縁膜の膜厚を、より薄くすること
が望ましいものであった。
ンデンサの小型化を図るためには、下部電極と上部電極
との間に配置される絶縁膜の膜厚を、より薄くすること
が望ましいものであった。
【０００６】即ち、コンデンサの静電容量は、 Ｃ＝εＳ／ｄ （Ｃ：コンデンサの静電容量、ε＝絶縁膜の誘電率、
Ｓ：対向している電極の面積、ｄ＝絶縁膜の膜厚）で求
められる。
Ｓ：対向している電極の面積、ｄ＝絶縁膜の膜厚）で求
められる。
【０００７】従って、コンデンサの静電容量Ｃは、対向
している電極の面積Ｓに比例する一方で、絶縁膜の膜厚
ｄには反比例するため、絶縁膜の膜厚ｄを薄くすること
が、同じ静電容量を維持しながらコンデンサを小型化す
るための必須の条件となっていた。
している電極の面積Ｓに比例する一方で、絶縁膜の膜厚
ｄには反比例するため、絶縁膜の膜厚ｄを薄くすること
が、同じ静電容量を維持しながらコンデンサを小型化す
るための必須の条件となっていた。
【０００８】
【発明が解決しようとする課題】ところで、薄膜コンデ
ンサの製造コストの増大を抑制するためには、薄膜コン
デンサの基板としては、電気的特性が良好であって、し
かも材料コストが比較的安価である材料を使用すること
が好ましい。このため、アルミナなどの多結晶基板の使
用が検討されている。
ンサの製造コストの増大を抑制するためには、薄膜コン
デンサの基板としては、電気的特性が良好であって、し
かも材料コストが比較的安価である材料を使用すること
が好ましい。このため、アルミナなどの多結晶基板の使
用が検討されている。
【０００９】しかしながら、アルミナは焼結体であるた
め、基板の表面を完全な平坦面に形成することは極めて
困難であり、ガリウム砒素やサファイヤなどにより形成
された基板などの表面と比較すると平坦性に劣るもので
あり、その表面は０．５μｍ乃至数μｍ程度の凹部や凸
部などの欠陥が多数存在した凹凸面となっている。
め、基板の表面を完全な平坦面に形成することは極めて
困難であり、ガリウム砒素やサファイヤなどにより形成
された基板などの表面と比較すると平坦性に劣るもので
あり、その表面は０．５μｍ乃至数μｍ程度の凹部や凸
部などの欠陥が多数存在した凹凸面となっている。
【００１０】図４乃至図６には、表面の欠陥として凹部
１２のあるアルミナの基板１０上に、薄膜コンデンサが
形成される状態が示されている。
１２のあるアルミナの基板１０上に、薄膜コンデンサが
形成される状態が示されている。
【００１１】第一の工程においては、基板１０に対して
略垂直方向から蒸着あるいはスパッタリングなどにより
下部電極１４を形成するため、このような凹部１２が存
在すると、凹部１２の基板１０に対して勾配が急な壁面
１２ａには、下部電極１４が添着され難くなる（図
４）。
略垂直方向から蒸着あるいはスパッタリングなどにより
下部電極１４を形成するため、このような凹部１２が存
在すると、凹部１２の基板１０に対して勾配が急な壁面
１２ａには、下部電極１４が添着され難くなる（図
４）。
【００１２】同様に第二の工程においては、基板１０に
対して略垂直方向からプラズマＣＶＤ法などにより絶縁
膜１６を形成するため、基板１０に対して勾配が急な下
部電極１４の壁面１４ａには、絶縁膜１６が添着され難
くなり、下部電極１４の壁面１４ａが露出することにな
る（図５）。即ち、コンデンサの小型化を図るために絶
縁膜１６の膜厚を、例えば、２０００オングストローム
乃至４０００オングストローム程度に薄くした場合に
は、凹部１２の深さによっては、下部電極１４の壁面１
４ａが絶縁膜１６により被覆されない状態が発生するこ
とになる。
対して略垂直方向からプラズマＣＶＤ法などにより絶縁
膜１６を形成するため、基板１０に対して勾配が急な下
部電極１４の壁面１４ａには、絶縁膜１６が添着され難
くなり、下部電極１４の壁面１４ａが露出することにな
る（図５）。即ち、コンデンサの小型化を図るために絶
縁膜１６の膜厚を、例えば、２０００オングストローム
乃至４０００オングストローム程度に薄くした場合に
は、凹部１２の深さによっては、下部電極１４の壁面１
４ａが絶縁膜１６により被覆されない状態が発生するこ
とになる。
【００１３】従って、第三の工程において、基板１０に
対して略垂直方向から蒸着あるいはスパッタリングなど
により上部電極１８が形成されると、下部電極１４と上
部電極１８とが接触する状況が発生する場合があった
（図６）。
対して略垂直方向から蒸着あるいはスパッタリングなど
により上部電極１８が形成されると、下部電極１４と上
部電極１８とが接触する状況が発生する場合があった
（図６）。
【００１４】このため、下部電極１４と上部電極１８と
が短絡して絶縁破壊が生ずるようになり、製品としての
歩留まりの低下を招来するという問題点があった。
が短絡して絶縁破壊が生ずるようになり、製品としての
歩留まりの低下を招来するという問題点があった。
【００１５】本発明は、従来の技術の有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、表面に凹部や凸部などの欠陥のある安価なアル
ミナなどの基板上に、絶縁膜の膜厚の薄い小型の薄膜コ
ンデンサを形成する際において、下部電極と上部電極と
の短絡を確実に防止し、製品として歩留まりおよび信頼
性を格段に向上した薄膜コンデンサおよびその製造方法
を提供しようとするものである。
問題点に鑑みてなされたものであり、その目的とすると
ころは、表面に凹部や凸部などの欠陥のある安価なアル
ミナなどの基板上に、絶縁膜の膜厚の薄い小型の薄膜コ
ンデンサを形成する際において、下部電極と上部電極と
の短絡を確実に防止し、製品として歩留まりおよび信頼
性を格段に向上した薄膜コンデンサおよびその製造方法
を提供しようとするものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明による薄膜コンデンサは、基板の表面に、下
部電極と絶縁膜と上部電極とを順次着膜してなる薄膜コ
ンデンサにおいて、上記下部電極が、上記基板の表面と
の間に所定の空隙を有する架橋部位を備えたエアブリッ
ジ形状に配置され、上記架橋部位が上記基板の表面の欠
陥を跨ぐようにして上記基板の表面上に浮いた状態であ
るとともに、上記架橋部位上に上記絶縁膜ならびに上記
上部電極が順次着膜されるようにしたものである。
に、本発明による薄膜コンデンサは、基板の表面に、下
部電極と絶縁膜と上部電極とを順次着膜してなる薄膜コ
ンデンサにおいて、上記下部電極が、上記基板の表面と
の間に所定の空隙を有する架橋部位を備えたエアブリッ
ジ形状に配置され、上記架橋部位が上記基板の表面の欠
陥を跨ぐようにして上記基板の表面上に浮いた状態であ
るとともに、上記架橋部位上に上記絶縁膜ならびに上記
上部電極が順次着膜されるようにしたものである。
【００１７】また、本発明による薄膜コンデンサの製造
方法は、基板の表面に、レジストと下部電極と絶縁膜と
上部電極とをこの順番で順次着膜した後に、上記レジス
ト、上記下部電極、上記絶縁膜ならびに上記上部電極を
着膜された上記基板を、上記レジストのみを溶解可能な
溶剤中に浸漬して上記レジストのみを溶解させ、上記基
板上にエアブリッジ形状に形成された上記下部電極を備
えた薄膜コンデンサを製造するようにしたものである。
方法は、基板の表面に、レジストと下部電極と絶縁膜と
上部電極とをこの順番で順次着膜した後に、上記レジス
ト、上記下部電極、上記絶縁膜ならびに上記上部電極を
着膜された上記基板を、上記レジストのみを溶解可能な
溶剤中に浸漬して上記レジストのみを溶解させ、上記基
板上にエアブリッジ形状に形成された上記下部電極を備
えた薄膜コンデンサを製造するようにしたものである。
【００１８】
【作用】本発明によれば、下部電極がエアブリッジ形状
に構成されて、下部電極の一部が基板の表面との間に所
定の空隙を有した架橋部位として形成されることにな
る。従って、架橋部位が基板の表面の凹部や凸部などの
欠陥を跨ぐようにして、基板の表面上に浮いた状態にな
るため、架橋部位の表面に絶縁物ならびに上部電極を着
膜して形成した薄膜コンデンサは、基板の表面に存在す
る凹部や凸部などの欠陥による影響を全く受けることが
ない。
に構成されて、下部電極の一部が基板の表面との間に所
定の空隙を有した架橋部位として形成されることにな
る。従って、架橋部位が基板の表面の凹部や凸部などの
欠陥を跨ぐようにして、基板の表面上に浮いた状態にな
るため、架橋部位の表面に絶縁物ならびに上部電極を着
膜して形成した薄膜コンデンサは、基板の表面に存在す
る凹部や凸部などの欠陥による影響を全く受けることが
ない。
【００１９】このため、表面に凹部や凸部などの欠陥が
存在する基板上に薄膜コンデンサを形成する場合におい
て、例えば、２０００オングストローム乃至４０００オ
ングストローム程度に膜厚を薄くした絶縁膜の表面に上
部電極を着膜しても、基板の欠陥のために上部電極と下
部電極とが接触する恐れがなく、上部電極と下部電極と
の短絡が確実に防止されるので、小型で高耐電圧の信頼
性の高い薄膜コンデンサを、高歩留まりで効率良く製造
することができる。
存在する基板上に薄膜コンデンサを形成する場合におい
て、例えば、２０００オングストローム乃至４０００オ
ングストローム程度に膜厚を薄くした絶縁膜の表面に上
部電極を着膜しても、基板の欠陥のために上部電極と下
部電極とが接触する恐れがなく、上部電極と下部電極と
の短絡が確実に防止されるので、小型で高耐電圧の信頼
性の高い薄膜コンデンサを、高歩留まりで効率良く製造
することができる。
【００２０】
【実施例】以下、図面を参照しながら、本発明による薄
膜コンデンサおよびその製造方法の一実施例を詳細に説
明するが、「発明が解決しようとする課題」の項で説明
したと同様に、表面の欠陥として凹部１２のある基板１
０上に、薄膜コンデンサを形成した場合について説明す
る。
膜コンデンサおよびその製造方法の一実施例を詳細に説
明するが、「発明が解決しようとする課題」の項で説明
したと同様に、表面の欠陥として凹部１２のある基板１
０上に、薄膜コンデンサを形成した場合について説明す
る。
【００２１】本発明による薄膜コンデンサを製造するに
は、まず、基板１０の表面１０ａに、有機溶剤で溶解す
るレジスト２０をパターニングする。これにより、基板
１０の凹部１２にレジスト２０が充填されるとともに、
レジスト２０の表面２０ａが平坦化される。即ち、基板
１０の表面１０ａを、レジスト２０により平坦にコーテ
ィングすることになる。
は、まず、基板１０の表面１０ａに、有機溶剤で溶解す
るレジスト２０をパターニングする。これにより、基板
１０の凹部１２にレジスト２０が充填されるとともに、
レジスト２０の表面２０ａが平坦化される。即ち、基板
１０の表面１０ａを、レジスト２０により平坦にコーテ
ィングすることになる。
【００２２】そして、基板１０の表面１０ａにパターニ
ングされたレジスト２０の平坦な表面２０ａ上に、基板
１０に対して略垂直方向から蒸着あるいはスパッタリン
グなどを行い、下部電極１４を形成する。
ングされたレジスト２０の平坦な表面２０ａ上に、基板
１０に対して略垂直方向から蒸着あるいはスパッタリン
グなどを行い、下部電極１４を形成する。
【００２３】次に、基板１０に対して略垂直方向からプ
ラズマＣＶＤ法などを行い、下部電極１４表面に絶縁膜
１６を形成する。
ラズマＣＶＤ法などを行い、下部電極１４表面に絶縁膜
１６を形成する。
【００２４】さらに、絶縁膜１６表面に、基板１０に対
して垂直方向からの蒸着あるいはスパッタリングなどに
より上部電極１８を形成する。
して垂直方向からの蒸着あるいはスパッタリングなどに
より上部電極１８を形成する。
【００２５】なお、下部電極１４、絶縁膜１６ならびに
上部電極１８を着膜する際には、レジスト２０の一部が
外部に露出するようにしておく。
上部電極１８を着膜する際には、レジスト２０の一部が
外部に露出するようにしておく。
【００２６】次に、上記したようにしてレジスト２０、
下部電極１４、絶縁膜１６ならびに上部電極１８を順次
着膜した基板１０を、有機溶剤に浸漬してレジスト２０
を溶解する。これにより、基板１０と下部電極１４との
間に空隙Ａが形成されることになり、下部電極１４によ
りエアブリッジが構成される。
下部電極１４、絶縁膜１６ならびに上部電極１８を順次
着膜した基板１０を、有機溶剤に浸漬してレジスト２０
を溶解する。これにより、基板１０と下部電極１４との
間に空隙Ａが形成されることになり、下部電極１４によ
りエアブリッジが構成される。
【００２７】従って、下部電極１４には、基板１０の表
面１０ａから浮いた架橋部位１４ｂが形成されることに
なり、この架橋部位１４ｂは凹部１２を跨ぐようにして
形成される。このため、架橋部位１４ｂならびに架橋部
位１４ｂ上に着膜された絶縁膜１６および上部電極１８
より形成される薄膜コンデンサは、凹部１２の影響を受
けることがなく、凹部１２の影響に基づく下部電極１４
と上部電極１８との接触の発生が確実に防止される。即
ち、下部電極１４と上部電極１８との間の短絡による絶
縁破壊の発生を、確実に防ぐことができるようになる。
面１０ａから浮いた架橋部位１４ｂが形成されることに
なり、この架橋部位１４ｂは凹部１２を跨ぐようにして
形成される。このため、架橋部位１４ｂならびに架橋部
位１４ｂ上に着膜された絶縁膜１６および上部電極１８
より形成される薄膜コンデンサは、凹部１２の影響を受
けることがなく、凹部１２の影響に基づく下部電極１４
と上部電極１８との接触の発生が確実に防止される。即
ち、下部電極１４と上部電極１８との間の短絡による絶
縁破壊の発生を、確実に防ぐことができるようになる。
【００２８】なお、下部電極１４は、基板１０との間に
位置するレジスト２０が溶解された際に、エアブリッジ
形状に保持される必要があるので、構造的に強度の高い
材料により形成されることが望ましい。また、電極とし
ての電気伝導性も良好であることが必要であるので、例
えば、窒化チタンなどを用いることができる。
位置するレジスト２０が溶解された際に、エアブリッジ
形状に保持される必要があるので、構造的に強度の高い
材料により形成されることが望ましい。また、電極とし
ての電気伝導性も良好であることが必要であるので、例
えば、窒化チタンなどを用いることができる。
【００２９】また、窒化チタンは安価であるので、構造
的な強度を増大するために膜厚を厚く形成しても、製造
コストの増大を抑止できる。
的な強度を増大するために膜厚を厚く形成しても、製造
コストの増大を抑止できる。
【００３０】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００３１】下部電極がエアブリッジ形状に構成され
て、下部電極の一部が基板の表面との間に所定の空隙を
有した架橋部位とされ、この架橋部位は基板の表面の凹
部や凸部などの欠陥を跨ぐようにして、基板の表面上に
浮いた状態になるため、架橋部位の表面に絶縁物ならび
に上部電極を着膜して形成した薄膜コンデンサは、基板
の表面に存在する凹部や凸部などの欠陥による影響を全
く受けることがないので、例えば、２０００オングスト
ローム乃至４０００オングストローム程度に膜厚を薄く
した絶縁膜の表面に上部電極を着膜しても、基板の表面
の欠陥のために上部電極と下部電極とが接触する恐れが
なく、上部電極と下部電極との短絡が確実に防止される
ことになり、小型で高耐電圧の信頼性の高い薄膜コンデ
ンサを、高歩留まりで効率良く製造することができるよ
うになる。
て、下部電極の一部が基板の表面との間に所定の空隙を
有した架橋部位とされ、この架橋部位は基板の表面の凹
部や凸部などの欠陥を跨ぐようにして、基板の表面上に
浮いた状態になるため、架橋部位の表面に絶縁物ならび
に上部電極を着膜して形成した薄膜コンデンサは、基板
の表面に存在する凹部や凸部などの欠陥による影響を全
く受けることがないので、例えば、２０００オングスト
ローム乃至４０００オングストローム程度に膜厚を薄く
した絶縁膜の表面に上部電極を着膜しても、基板の表面
の欠陥のために上部電極と下部電極とが接触する恐れが
なく、上部電極と下部電極との短絡が確実に防止される
ことになり、小型で高耐電圧の信頼性の高い薄膜コンデ
ンサを、高歩留まりで効率良く製造することができるよ
うになる。
【図１】本発明の一実施例による薄膜コンデンサの製造
方法の工程において、基板の表面にレジストをパターニ
ングした状態を示す断面構成図である。
方法の工程において、基板の表面にレジストをパターニ
ングした状態を示す断面構成図である。
【図２】基板の表面にパターニングされたレジストが溶
解されていない状態における、本発明の一実施例による
薄膜コンデンサの断面構成図である。
解されていない状態における、本発明の一実施例による
薄膜コンデンサの断面構成図である。
【図３】基板の表面にパターニングされたレジストが溶
解された状態における、本発明の一実施例による薄膜コ
ンデンサの断面構成図である。
解された状態における、本発明の一実施例による薄膜コ
ンデンサの断面構成図である。
【図４】従来の薄膜コンデンサの製造方法によって、基
板上に下部電極を形成した状態を示す薄膜コンデンサの
断面図である。
板上に下部電極を形成した状態を示す薄膜コンデンサの
断面図である。
【図５】従来の薄膜コンデンサの製造方法によって、下
部電極を形成した基板上に絶縁膜を形成した状態を示す
薄膜コンデンサの断面図である。
部電極を形成した基板上に絶縁膜を形成した状態を示す
薄膜コンデンサの断面図である。
【図６】従来の薄膜コンデンサの製造方法によって、下
部電極および絶縁膜を形成した基板上に上部電極を形成
した状態を示す薄膜コンデンサの断面図である。
部電極および絶縁膜を形成した基板上に上部電極を形成
した状態を示す薄膜コンデンサの断面図である。
１０ 基板 １０ａ 基板の表面 １２ 凹部 １２ａ 壁面 １４ 下部電極 １４ａ 壁面 １４ｂ 架橋部位 １６ 絶縁膜 １８ 上部電極 ２０ レジスト ２０ａ レジストの表面 Ａ 空隙
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/10 H01G 4/14 - 4/42
Claims (3)
- 【請求項１】 基板の表面に、下部電極と絶縁膜と上部
電極とを順次着膜してなる薄膜コンデンサにおいて、 前記下部電極は、前記基板の表面との間に所定の空隙を
有する架橋部位を備えたエアブリッジ形状に配置され、
前記架橋部位が前記基板の表面の欠陥を跨ぐようにして
前記基板の表面上に浮いた状態であるとともに、前記架
橋部位上に前記絶縁膜ならびに前記上部電極が順次着膜
されたことを特徴とする薄膜コンデンサ。 - 【請求項２】 前記下部電極は、窒化チタンよりなる請
求項１記載の薄膜コンデンサ。 - 【請求項３】 基板の表面に、レジストと下部電極と絶
縁膜と上部電極とをこの順番で順次着膜した後に、前記
レジスト、前記下部電極、前記絶縁膜ならびに前記上部
電極を着膜された前記基板を、前記レジストのみを溶解
可能な溶剤中に浸漬して前記レジストのみを溶解させ、
前記基板上にエアブリッジ形状に形成された前記下部電
極を備えた薄膜コンデンサを製造することを特徴とする
薄膜コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13531693A JP3253756B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜コンデンサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13531693A JP3253756B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜コンデンサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325969A JPH06325969A (ja) | 1994-11-25 |
| JP3253756B2 true JP3253756B2 (ja) | 2002-02-04 |
Family
ID=15148898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13531693A Expired - Fee Related JP3253756B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜コンデンサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3253756B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| JP6213234B2 (ja) * | 2013-12-27 | 2017-10-18 | Tdk株式会社 | 薄膜キャパシタ |
-
1993
- 1993-05-13 JP JP13531693A patent/JP3253756B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06325969A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JP5225879B2 (ja) | 多層膜キャパシタ構造及び方法 | |
| US4731696A (en) | Three plate integrated circuit capacitor | |
| US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| US20100044831A1 (en) | Multi-layer film capacitor with tapered film sidewalls | |
| KR20010006086A (ko) | 집적 회로의 커패시터 | |
| US4450048A (en) | Method of manufacturing capacitors integrated in microelectronic structure | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JPS6276653A (ja) | 半導体集積回路 | |
| JP3253756B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP2002025854A (ja) | 薄膜キャパシタ素子 | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JP2560639B2 (ja) | Ｍｉｍキャパシタ | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPH06314629A (ja) | 薄膜コンデンサの製造方法 | |
| KR0166041B1 (ko) | 커플링 노이즈 감소를 위한 반도체 장치 및 그 제조방법 | |
| JPH05251259A (ja) | 薄膜積層コンデンサの製造方法 | |
| JP2736362B2 (ja) | マイクロ波集積回路のキャパシタ製造方法 | |
| JPH09205179A (ja) | 薄膜回路素子およびその製造方法 | |
| JPH02228062A (ja) | 半導体装置およびその製造方法 | |
| JPH08335667A (ja) | コンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |