JPH03263833A - テーパエツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金導体膜を任意のパターンにエツチング加工
する場合にそのパターンの断面形状をテーパ状に加工す
るテーパエツチング方法に関するものである。

〔従来の技術〕

第４図は、基板上に底膜されたスパッタ金膜をフォトレ
ジストをマスクとしてシアン系またはヨウ素系の金エツ
チング液で湿式エツチングした後のスパッタ金膜の断面
図であり、これは公知の技術である。

第５図は、電子回路の小形化に広く用いられているＭＩ
Ｍ（金属・絶縁物・金属、Ｍｅｔａｌ−１ｎｓｕｌａｔ
ｏｒ−Ｍｅｔａｌ）構造のコンデンサ（以下ｒＭＩＭコ
ンデンサ」という）を示す断面図で、第４図のスパッタ
金膜を下部電極に用いたＭＩＭコンデンサを示す。

第４図および第５図において、１はサファイア基板、２
は下部電極のスパッタ金膜、３はフォトレジスト、４は
絶縁体のシリコン窒化膜、５は上部電極のスパッタ金膜
である。

次に製造プロセスについて説明する。第４図は、基板た
とえばサファイア基板１上にＤＣスパッタリング戒腹膜
法よりスパッタ金膜２を例えば１．０μｍの厚みに底膜
し、その後フォトレジスト３をマスクとしてシアン系ま
たはヨウ素系の金エンチング液で湿式エツチングした後
のスパッタ金膜２の断面を示す。第５図では、第４図の
プロセスを経た後、フォトレジスト３を除去し、プラズ
マＣＶＤ法により絶縁体く誘電体）である例えばシリコ
ン窒化膜４を０．４μｍの厚みに成膜し、次いで所望の
パターンにシリコン窒化膜４をフォトエツチングする。

その後、ＤＣスパッタリング成膜法により、スパッタ金
ｗｉ！、５を例えば０．６μｍの厚みに成膜し、次いで
所望のパターンにスパッタ金膜５をフォトエツチングす
る。

以上の工程により、絶縁体のシリコン窒化膜４を下部電
極のスパック金膜２と上部電極のスパッタ金Ｍ５で挟ん
だ基本的なＭＩＭコンデンサが形成される。従来のＭＩ
Ｍコンデンサの下部電極は金の単層膜であるため、その
湿式エンチング時に等方性エツチングとなる。またエツ
チング残りをなくすため通常ジャストエツチング時間よ
り長めの時間のエツチングつまりオーバエツチングを行
なう。このため、第４図に示すテーパ角θは６０度前後
となり、下部電極の立上り部分が急峻になる。

〔発明が解決しようとする課題〕

従来のＭＩＭコンデンサの下部電極は第４図に示すよう
な断面形状になるので、第５図の点線Ａで囲んだ部分を
見て分かるように、プラズマＣＶＤでシリコン窒化膜４
を成膜した時に下部電極の立上り部分にしわ又はクラン
クが現れ易く、コンデンサの耐電圧リークやショートな
どの不良が起こり易くなる。また、点線Ｂで囲んだ部分
を見て分かるように、下部電極のエツジ部分の角度が鋭
角に近い。この角度が鋭角に近ければ近いほどコンデン
サの動作時に電界が集中し易く、耐電圧リークやショー
トなどの不良が起こり易くなる。

以上のように従来の下部電極の断面形状には問題があり
、初期歩留まりや信頼性に不安があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、下部電極の立上り部分をなだら
かな傾斜にできるとともに、エツジ部分の角度が十分に
鈍角となる下部電極の断面形状を得ることができるテー
パエツチング方法を提供することにある。

〔課題を解決するための手段〕

このような課題を解決するために本発明は、絶縁基板上
に、下部電極の下層膜として金膜を形成し、下部電極の
上層膜として下層膜よりも工・７チング速度の迷い金膜
を形成した後、下部電極をテーパ状ムこエツチングする
ようにしたものである。

〔作用〕

本発明によるテーパエツチング方法においては、下部電
極の立上り部分はなだらかとなり、工・７チング部分の
角度を十分に鈍角にできる。

Ｃ実施例〕 以下、本発明の実施例を図について説明する。

第１図、第２図および第３図は本発明によるテーパエツ
チング方法の一実施例を説明するための断面図およびグ
ラフである。

第１図において、１はサファイア基板、２はサファイア
基板１上に成膜されたスパッタ金膜、６はスパック金膜
２上に成膜された自己触媒型の無電解金メツキ膜である
。任意のパターンに形成されたフォトレジスト３をマス
クとして金エツチング液にて無電解金メツキ膜６とスパ
ッタ金膜２が順次エツチングされ、第１図に示すように
テーパ状にエツチングされる。

第２図は、このテーパ状に形成された金パターンを下部
電極として従来技術と同様に形成されたＭＩＭコンデン
サの断面図である。

次に、製造方法について説明する。第１図のように、サ
ファイア基板ｌ上にＤＣスパッタリング成膜法によりス
パッタ金膜２を例えば０．８μｍ成膜し、次いで自己触
媒型の無電解金メンキ膜６を例えば０．２μｍ成膜する
。ここで、置換型の無電解金メツキ液を使用しないのは
、被メツキ物が金の場合、無電解金メツキ膜が戊辰しな
いためである。その後、フォトレジスト３をマスクとし
てシアン系またはヨウ素系の金エツチング液で湿式エツ
チングする。エツチングは先ず上層の無電解金メツキ膜
６から始まり、次いで下層のスパッタ金膜２のエツチン
グが始まる。その後、スパック金膜２のエツチングが進
む間に、スパッタ金膜２よりもエツチング速度の速い無
電解金メツキ膜６が水平方向にスパッタ金膜２の垂直方
向のエツチング速度より速くエツチングが進み、その影
響を受けて、下層のスパック金膜２も水平方向にエッチ
ングが進む。この作用によりテーパ角度が小さい断面形
状が得られる。テーパ角度θは上層と下層の金の成膜方
法や成膜条件を選択することにより、任意にテーパ角２
０〜４５度の範囲で再現性良く得られる。以上により得
られたテーパ状のパターンをＭＴＭコンデンサの下部電
極に用いた場合、第２図に示すような構造になり、下部
電極の立上り部分７をなだらかな傾斜にできるとともに
、下部電極のエツジ部分の角度８を十分に鈍角にできる
。

次に、金の成膜方法について述べる。電子デバイスに応
用される金の成膜方法は多種多様であり、成膜方法によ
って金の粒子の大きさや密度が異なり、また得られる純
度も多少異なる。第３図に、各成膜の同一エツチング時
件におけるエツチング速度の相対関係を示す。なお、図
中の各成膜のエツチング速度の範囲は、それぞれの成膜
条件の設定範囲（つまり真空圧力の高低や印加電圧・電
流密度等の高低）によるものである。第３図から分かる
ように、エツチング速度は無電解金メンキ膜の方がスパ
ッタ金膜より速い。このように、本発明によるテーパエ
ツチング法は、下部電極の下層にエツチング速度の遅い
金を成膜し、下部電極の上層にエツチング速度の速い金
を成膜するものである。第１図の実施例では２層の金の
成膜を示したが、エツチング速度の異なる金の３層以上
の多層膜としてもよい。このように成膜することにより
、下部電極のエツチング時に、上層と下層のエツチング
速度の差を利用して、テーパ形状にエツチングすること
ができる。なお、第３図に示す各成膜の金のエツチング
速度の速い順番を不等式で表わすと、無電解金メツキ膜
≧電解金メツキ膜≧有機金膜（有機金焼成膜）≧蒸着金
膜≧スバフタ金膜となる。従って、第１図の実施例の他
に、下層膜を蒸着金膜、上層膜を電解金メツキ膜とする
２層構造の下部電極、あるいは下層膜をスパッタ金膜、
中層膜を有機金膜、上層膜を無電解金メツキ膜とする３
Ｎ構造の下部電極の実施例が考えられ、テーパエツチン
グにより同様のテーパ形状を得ることができる。

また、第１図の実施例では基板にサファイア基板１を用
いたが、他のアルミナ基板やエポキシ基板上でも上記実
施例と同様の効果が得られた。

〔発明の効果〕

以上説明したように本発明は、絶縁基板上に、下部電極
の下層膜として金膜を形成し、下部電極の上層膜として
下層膜よりもエツチング速度の速い金膜を形成した後、
下部電極をテーパ状にエツチングすることにより、エツ
チング断面形状において任意かつ再現性の良いテーパ角
度を得ることができ、下部電極の立上り部分をなだらか
な傾斜にできるとともに、エツジ部分の角度を十分に鈍
角とすることができる効果がある。

【図面の簡単な説明】

第１図は本発明によるテーパエツチング方法の一実施例
を説明するための断面図、第２図は第１図に示すテーパ
エツチングパターンを利用して作られたＭＩＭコンデン
サの断面図、第３図は金の各成膜に対するエツチング速
度を示すグラフ、第４図は従来のテーパエツチング方法
を説明するための断面図、第５図は第４図に示すテーパ
エツチングパターンを利用して作られたＭＩＭコンデン
サの断面図である。 １・・・サファイア基板、２，５・・・スパッタ金膜、
３・・・フォトレジスト、４・・・シリコン窒化膜、６
・・・無電解金メツキ膜。

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に、下部電極の下層膜として金膜を形成し、
   下部電極の上層膜として前記下層膜よりもエッチング速
   度の速い金膜を形成した後、下部電極をテーパ状にエッ
   チングすることを特徴とするテーパエッチング方法。