JPS6052043A - 配線構造の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＩＣ，ＬＳＩ等の配線構造の製造方法に関す
るもので、特に多層配線構造の製造方法らるいは多層配
線ではなくても微細な電極窓あるいはスルーホールの側
面など急峻な段差を持つ表面に導体膜を形成する方法に
関するものである。

従来の多層配線構造は、例えば第１図に示す如きもので
、シリコン基板１０１に被着されたシリコン酸化膜１０
２に電極窓を開口して、この上に第１のアルミ配線１０
４を設け、次いで第１の層間絶縁膜となるシリコン酸化
膜１０５にスルーホールを開口して、第２のアルミ配線
１０７、第２の層間絶縁膜１０８を順次重ねた構造であ
った。従来、配線となるアルミ膜１０４．１０７は、蒸
着法又はスパッタ法で被着されていたが、電極窓とスル
ーホールの微細化に伴い、大側面が急峻で段差があるた
め、そのままアルミニウムを被着すると電極窓あるいは
スルーホールの肩部分で配線が切れたシ、薄くなったシ
し易く、ＬＳＩの製造歩留シや信頼性が著しく低下する
。こうした欠点を防ぐため、電極窓あるいはスルーホー
ルの側面をテーパー形状として傾斜をもたせ、アルミニ
ウムが均一に被着するような形状が用いられるようにな
ってきているが、電極窓あるいはスルーホールの側面に
傾斜を持たせることはＬＳＩの高集積化を阻害すること
になる。

さらに多層配線構造においては段差の累積に伴い、上層
はどバターニングの寸法精度が悪くなるという欠点があ
る。このように、従来の蒸着法やスパッタ法による導体
膜被着と絶縁膜の微細な電極窓あるいはスルーホールの
開孔の繰り返しでは、たかだか２層の配線構造を得るの
もかなシ困難であり、３層それ以上の多層配線を歩留シ
良く、かつ高集積度に製造するのは殆んど不可能であっ
た。

第２図は、第１図の従来構造の問題点である急峻な表面
段差を触消した理想的な多層配線構造の断面を示す図で
ある。

例えば、第１の絶縁膜２０２に開けられた電極窓を埋め
込む形のアルミ膜２０３と、第１の配線となるアルミ膜
２０４とが設けられ、配線となるアルミ膜２０４表面は
平坦である。このようなアルミ配線２０４は成極窓段差
での断線、接触不良の心配はなく、良好な寸法精度でバ
ターニング可能である。

この事情は第２の絶縁膜２０５上に設けられる第２のア
ルミ配線２０７においても同様であシ、該多層配線構造
（第２図）においては歩留シ、信和性。

集積度の観点からも全く問題がなく、３層以上の多層配
線への発展も容易である。

しかしながら、第２図に示す理想的な多層配線構造を従
来の方法で実現しようとすると、第１の絶縁膜２０２の
電極窓を埋めるアルミ膜２０３の被着と、第１のアルミ
配線２０４の被着を同時に行なうのは困難で、埋め込み
工程と平坦金属膜形成工程とを分離した工程数の多い、
また多くの装置を要する複雑なものにならざるを得なか
った。特に前者の工程すなわち絶縁層の電極窓あるいは
スルーホールだけを遠択的に埋め込むことが困難であシ
、リフトオフ法を基本とした方法などが提案されてはい
るが、工程の複雑さ、制御性の点で十分なものとは言え
なかった。

ところが、種々のスパッタ法の内で、高周波バイアス・
スパッタ法による金属膜形成は、初層と平坦化とが同−
装！（真空系）内で、実行し得るという利点を持ってい
る。高周波バイアススパッタにおいては、ターゲット材
料の基板上への堆積と逆スパツタによる基板上被着膜の
エツチングとが同時進行しておシ、実効的には、堆積と
エツチングの差の分の付着（あるいはエツチング）速度
が得られる。また堆積速度と逆スパツタの速度は、下地
膜の傾斜面の角度に各々独立に依存し、実効的な付着速
度も下地膜の傾斜角度に依って異なり、バイアス電圧等
の条件を適当に選べば段差のある表面上にある程度平坦
な金属膜の被着が可能である。

第３図（ａ）　、　（ｂ）　、　（ｃ）　、　（ｄ）は
、高周波バイアススパッタ法による金属膜の被着過程を
順に示した断面図である。この図は、Ｃ，Ｙ−Ｔｉｎｇ
氏らがジャーナル・オブ・バキューム・サイエンス・ア
ンド・テクノロジー（Ｊｏｕｒｎａｌ　ｏｆ　Ｖａｃｕ
ｕｍ　５ｃｉｅｎｃｅ　ａｎｄＴｅｃｈｎｏｌｏｇｙ　
）誌第１５＠第３号１１０５頁〜１１１２頁において説
明しているモデルと基本的に同じである、第３図（ａ）
は、シリコン酸化膜３０２に電極窓を開口した状態を示
す６第３図（ｂ）は適度なバイアス電圧の条件で、アル
ミ等の金属膜３０３をシリコン酸化膜３０２の厚さとほ
ぼ同程度の厚さになる迄、被着した状態を示す。この時
点で、電極窓にはさまれたシリコン酸化膜上に被着され
る金属膜の断面はシリコン酸化膜との界面を下底とし、
バイアス電圧によって決まるテーパ角θを持つ台形とな
る。第３図（ｃ）は、同じ条件で更に金属膜の被着を続
けた状態を示す。金属膜の断面の斜辺は前記テーパ角θ
の角度を維持し、かつ電極窓にはさまれたシリコン酸化
膜断面の肩付近から延びる破線の延長上に形成される。

したがって、□同じ条件で金属膜の被着を続ければ、台
形の上底の長さは次第に減少し、最終的には第３図（ｄ
）に示す如く、全く無くなシ平坦化が達成される。この
時、シリコン酸化膜上の金属膜の厚さは、当該電極窓間
距離をＷとした時、％・Ｗ−ｔａｎθで与えられること
になる。平坦化の観点から考えるとθ＝０６が最も望ま
しいが第３図（、）〜（ｄ）の様に単一のスパッタ条件
で、金属膜の被着と平坦化を行なおうとすると、θの値
は３０ｄあるいはそれ以上になるのが普通で、第３図（
ｄ）の平坦な表面が得られる頃には、金属膜が不必要に
厚過ぎる状態になるのが普通であった。

このため第３図（ｄ）の如き状態まで高周波バイアスス
パッタ法で金属膜を被着した後、逆スパツタによシ金属
膜をエツチングする方法が提案された。

しかしながら、逆スパツタのみによるエツチングでは、
エツチング速度が極めて遅いため、金属膜の被着時間、
エッチパック時間の和は、膨大なものになシ、現実的で
なく、かつ膜厚の制御性の点でも問題があった。

本発明の目的は、以上述べた如き、従来の単一スパッタ
条件の下での高周波バイアス・スバツタ工程、更にはそ
れに加うるに逆スパツタによるエツチング工程を含んだ
導体膜の被着と平坦化法の問題点を解決する方法を提供
することにある。

本発明によれば、表面に絶縁膜のパターンが形成された
基板に対して、高周波バイアス・スパッタ法を用いて前
記絶縁膜の間にすきまなく埋まるバイアス電圧条件で導
体膜を少なくとも前記絶縁膜の膜厚以上の厚さで被着す
る工程と、表面平坦部における堆積速度とエツチング速
度とがほぼ平衡し、かつ表面傾斜部におけるエツチング
速度が堆積速度を上回る高いバイアス電圧条件での高周
波バイアス・スパッタ法によシ、前記導体膜を選択的に
エツチングする工程と、更に導体膜を表面に被着する工
程とを含むことを特徴とする配線構造の製造方法が得ら
れる。

本発明は発明者らが高周波バイアススパッタ法について
行にっだ詳細な実験とその検討結果に基づくものである
。発明者らは配線材料としてアルミニウムやモリブデン
、不純物をドープした多結晶シリコン、シリサイド等を
用い絶縁膜としてシリコン酸化膜やシリコン窒化膜等を
用いて高周波バイアススパッタ法の実験を続けて来たが
、以下の事実を知るに到った。配線材料としてモリブデ
ンを用いた場合で説明すると、ターゲットのモリブデン
側に印加する順方向心力を一定とした場合基板側に印加
するバイアス′亀圧をパラメータとして変化すると、平
坦面上でのモリブデン膜の実効被着速度は、バイアス電
圧増加と共に減少し、あるバイアス電圧以上では全く被
着されない状況になる　（第４図）テーパ角θはバイア
ス電圧増加に伴って減少し、ターゲット側電力密度６．
１　Ｗ／ｃＪ。

バイアス電圧５００の場合θ−＝２８°であった。従っ
てバイアス電圧一定のスパッタ条件で、被着平坦化を行
なう場合、最初から平坦化のため、テーパ角θをできる
だけ小さくしようとしてバイアス電圧を大きくすると、
モリブデン膜の被着において非常に長い時間を要する。

またモリブデン膜の電極窓おるいはスルーホール埋め込
みにおいては、バイアス電圧が小さい場合、シャドー効
果を生じ、このシャドー効果の１例を示す断面略図であ
る。

５０２はシリコン酸化膜、５０３は高周波バイアススパ
ッタ法によって被着されたモリブデン膜でアシ、シャド
ー効果のため、電極窓内部にすきまが残っている。

したがって、電極窓あるいはスルーホール埋め込み段階
では、電極窓あるいはスルーホール中にすきまが残らな
い範囲でできる限り短時間で、電極窓あるいはスルーホ
ールを埋め込むだめの条件が必要である。

以下、本発明について実施例を示す図面を参照して説明
する。

第６図（ａ）　、　（ｂ）　、　（ｅ）　、　（ｄ）　
、　（ｅ）は、一実施例を工程を追って順次水した模式
的断面図である。

第６図（、）は、平坦な表面を持つシリコン基板６０１
上にシリコン酸化膜６０２を熱酸化法等で被着したのち
、通常のホトレジスト工程とドライエツチング工程を経
て′ｍ電極窓開口した状態を示す。

次いで第６図（ｂ）に示す如く、シャドー効果の生じな
い条件（アルゴンガス圧３ｍＴｏｒｒ　＋電極間距離９
５闘、ターゲット側′直力密度３．７　Ｗ／ｃＪ　、バ
イアス電圧１００Ｖ）での高周波バイアススパッタでモ
リブデン膜６０３を少くともシリコン酸化膜６０２の厚
さ以上被着する。この時、モリブデン膜は電極窓をすき
まなく埋め込み、かつシリコン酸化膜６０２上に被着さ
れるモリブデン膜６０３のテーパ角はおよそ３０°であ
る。しかしながら平坦面上でのモリブデン膜の被層速度
は、〜１　（ｌ　ＯＯＡ　／分と大きく数分でこの状態
は実現できる。

次いで、第６図（ｃ）に示す如く、平坦面上でのモリブ
デン膜の堆積とエツチングが平衡する条件（アルゴンガ
ス圧３　ｍＴｏｒｒ　、　１１Ｌ極間距離９５龍。

ターゲット側電力密度３．７　Ｗ／ｄ　、　バイアス電
圧５ｏｏｖ）で高周波バイアス・スパッタを行なう。

この条件では平坦面以外の斜面ではすべてエツチングが
進行し、最終的には第６図（ｄ）に示す如く、テーパ角
は殆んど０１即ちシリコン酸化膜上のモリブデン膜は殆
んど平坦にできる。モリブデン膜の表面が平坦化された
後、条件を最初の、モリブデン膜が堆積される条件にも
どして第６図（、）に示す如く、配線に必要な膜厚とな
るようにモリブデン膜を被着する。

以上説明した如く、本発明は導体膜の被着工程と平坦化
工程とをバイアス電圧を２段階に切換えた高周波バイア
ス・スパッタ法により行なうものである。その結果単一
バイアス電圧条件での高周波バイアススパッタ法による
導体膜の被着平坦化の鴨合に避けられなかった電極窓お
よびスルーホールでのシャドー効果や、非常に長いスパ
ッタ時間、膜厚制御軸度の不良などの諸問題が回避でき
る。また同一真空系内で膜を形成できるという利点はそ
のま１維持される。

以上説明した如く、本発明によれば急峻な側面を持つ電
極窓およびスルーホールにおいてもシャドー効果を生じ
ることなく、電極窓およびスルーホールをすき１々く埋
め込み、絶縁膜のパターン上に導体膜を平坦に形成する
ことができる。その結果、後に形成される重代の配線の
断線接触不良。

寸法軸度の悪化が回Ｊｉｔｋでき、それをＬＳＩに使用
した場合、信頼性、東積度を飛陸的に向上することがで
きる。

なお平坦面上での導体膜の堆積とエツチングをスパッタ
時間を通して完全に平衡する条件に固定するのはバイア
ス電圧の微小な変動、放電の隙のマツチングの微小な変
動等の装置上の困難があるが、堆積速度とエツチング速
度の差が非常に小さくなる状態を維持するのは容易であ
シ、スパッタ時間を平均すると概ね平衡と考えて良い状
態を実現できる。また前記実施例においてはモリブデン
膜を堆積したが、伺もこれに限る必要はなく、アルミ等
の金属、不純物をドープしたポリシリコン。

シリサイド等の合金も用いることができる。

【図面の簡単な説明】

第１図は従来の多層配線構造の模式的断面図、第２図は
、第１図の従来構造の問題点を解決する理想的な多層配
線構造の模式的断面図である。第３図（ａ）　、　（ｂ
）　、　（ｅ）　、　（ｄ）は第２図に示した構造を実
現しようとするため既に提案されている従来の高周波バ
イアススパッタ法による絶縁膜の被着、平坦化過程を説
明する模式的断面図、第４図は高周波バイアススパッタ
法を用いた場合のモリブデン膜の実効被着速度のバイア
ス電圧依存性を説明するための図、第５図は小さいバイ
アス電圧スパッタ条件でモリブデン膜をバイアススパッ
タした場合、電極窓においてシャドー効果が生じ、モリ
ブデン膜が電極窓内部をすきまなく埋め込むことができ
ない状態を示す模式断面図である。第６図（、）　、　
（ｂ）　。 （ｅ）　、　（ｄ）　、　（ｅ）は本発明の方法の一実
施例を説明するだめの模式的断面図である。 図中の番号は、それぞれ以下のものを示している。 １０１．２０１，３０１，５０１．６０１・・・シリコ
ン基板。 １０２．２０２，３０２，５０２．６０２・・・シリコ
ン酸化膜。 １０３．２０３．・・・・・・・・・電極窓を埋め込ん
だアルミニウムあるいはモリブデンなど の金属膜。 ３０３．５０３．６０３・・・アルミニウムあるいはモ
リブデンなどの金属配線膜。 １０４．２０４・・・・・・・・・・アルミニウムある
いはモリブデンなどの第１金属配線。 １０５．２０５・・・・・・・・・・・シリコン酸化膜
。 １０６．２０６・・・・・・・・スルーホールを埋め込
んだアルミニウムなどの金属膜。 １０７．２０７　・・・・・・・・・アルミニウムなど
の第２金属配線。 １０８．２０８・・・・・・・・・・・シリコン酸化膜
。 代１：ｌｊ人ヅ「２Ｆ士内　１碇　晋 ａｂ ｎ３ 零　２　図 ２θ、マ 序　３　図 ０１ ２３１−

Claims (1)

【特許請求の範囲】
1. 表面に絶縁膜のパターンが形成された基板に対して、高
   周波バイアス・スパッタ法を用いて前記絶縁膜の間にす
   きまなく埋まるバイアス電圧条件で導体膜を少なくとも
   前記絶縁膜の膜厚以上の厚さで被着する工程と、表面平
   坦部における堆積速度とエツチング速度とがほぼ平衡し
   、かつ表面傾斜部におけるエツチング速度が堆積速度を
   上回る高いバイアス電圧条件での高周波バイアス・スパ
   ッタ法によ）前記導体膜を選択的にエツチングする工程
   と、更に導体膜を表面に被着する工程とを含むことを特
   徴とする配線構造の製造方法、