JP2611273B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2611273B2 JP2611273B2 JP62285745A JP28574587A JP2611273B2 JP 2611273 B2 JP2611273 B2 JP 2611273B2 JP 62285745 A JP62285745 A JP 62285745A JP 28574587 A JP28574587 A JP 28574587A JP 2611273 B2 JP2611273 B2 JP 2611273B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- interlayer insulating
- via hole
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばLSI等の多層配線構造で要求され
る層間絶縁層の平坦化さらにヴィアホールの形成手段を
改良した半導体装置の製造方法に関する。
る層間絶縁層の平坦化さらにヴィアホールの形成手段を
改良した半導体装置の製造方法に関する。
［従来の技術］ LSI等の半導体装置にあっては、多層配線構造を有す
る。この多層配線構造は、回路要素の形成された半導体
基板の表面上に、層間絶縁層がそれぞれ介在されるよう
にして複数の配線層が形成されるように構成されている
ものであり、その各配線層相互間、さらに半導体基板の
回路要素の端子部分と配線層との間は適宜電気的に接続
するようになっている。そして、この各配線層の他の層
部分との間の電気的接続手段は、層間絶縁層に間通する
ヴィアホールを形成し、このヴィアホールに導体を埋め
込むことによって、異なる層の配線層相互、あるいは配
線層と半導体基板面部の端子部との間が電気的に接続さ
れるようにしている。
る。この多層配線構造は、回路要素の形成された半導体
基板の表面上に、層間絶縁層がそれぞれ介在されるよう
にして複数の配線層が形成されるように構成されている
ものであり、その各配線層相互間、さらに半導体基板の
回路要素の端子部分と配線層との間は適宜電気的に接続
するようになっている。そして、この各配線層の他の層
部分との間の電気的接続手段は、層間絶縁層に間通する
ヴィアホールを形成し、このヴィアホールに導体を埋め
込むことによって、異なる層の配線層相互、あるいは配
線層と半導体基板面部の端子部との間が電気的に接続さ
れるようにしている。
層間絶縁層は、例えば表面配線層の形成された半導体
基板上に、常圧CVD法によって形成されるSiO2あるいPSG
等の酸化膜、またはプラズマCVD法によって形成される
酸化膜によって構成される。しかし、上記半導体基板上
に形成された配線層部分に対応した突出部が上記層間絶
縁層の表面形状として現れるようになり、必然的に層間
絶縁層の表面形状は段差部を有するような凹凸の激しい
状態となる。したがって、このような凹凸を有する層間
絶縁層の表面部に、さらに別の配線層を形成するように
すると、凹凸の段差部で配線層に括れあるは断切れが生
ずるようになり、この配線層の信頼性が得られないよう
になる。
基板上に、常圧CVD法によって形成されるSiO2あるいPSG
等の酸化膜、またはプラズマCVD法によって形成される
酸化膜によって構成される。しかし、上記半導体基板上
に形成された配線層部分に対応した突出部が上記層間絶
縁層の表面形状として現れるようになり、必然的に層間
絶縁層の表面形状は段差部を有するような凹凸の激しい
状態となる。したがって、このような凹凸を有する層間
絶縁層の表面部に、さらに別の配線層を形成するように
すると、凹凸の段差部で配線層に括れあるは断切れが生
ずるようになり、この配線層の信頼性が得られないよう
になる。
このため、多層配線構造とするためには、層間絶縁層
の表面形上を平坦化した後に、この層間絶縁層上に金属
配線層を形成することが必要となる。
の表面形上を平坦化した後に、この層間絶縁層上に金属
配線層を形成することが必要となる。
このような層間絶縁層の凹凸を無くして平坦化する手
段としては、例えばSOG（無機ガラス）を塗布する手
段、有機樹脂を塗布する手段等が考えられるもので、こ
のように平坦化された層間絶縁層には、この層間絶縁層
の下にある配線層部分に対応して貫通するヴィアホール
を形成し、このヴィアホール部に対応してさらに金属配
線層が形成されるようになるものである。しかし、この
ような手段では平坦化に多くの手数を要するのみなら
ず、ヴィアホールを微細化して構成することが困難とな
る。また、微細化されたヴィアホールにあっては、断切
れ等を防止するためにその内周面をテーパ状に形成させ
るものてあるが、このテーパ状に加工する工程をさらに
付加しなければならない。
段としては、例えばSOG（無機ガラス）を塗布する手
段、有機樹脂を塗布する手段等が考えられるもので、こ
のように平坦化された層間絶縁層には、この層間絶縁層
の下にある配線層部分に対応して貫通するヴィアホール
を形成し、このヴィアホール部に対応してさらに金属配
線層が形成されるようになるものである。しかし、この
ような手段では平坦化に多くの手数を要するのみなら
ず、ヴィアホールを微細化して構成することが困難とな
る。また、微細化されたヴィアホールにあっては、断切
れ等を防止するためにその内周面をテーパ状に形成させ
るものてあるが、このテーパ状に加工する工程をさらに
付加しなければならない。
微細化のために有利な手段としては、ドライエッチン
グによるエッチバックによって、層間絶縁層の表面を平
坦化することが知られている。
グによるエッチバックによって、層間絶縁層の表面を平
坦化することが知られている。
第６図はこのような平坦化手段の例を示しているもの
で、半導体基板11の表面には、この基板11に形成された
回路要素の導出端子部に適宜接続されるようにした、ア
ルミニウム等の金属による表面配線層12が形成されてい
るもので、さらに半導体基板11の表面上には、上記配線
層12部分を含むようにして層間絶縁層13が形成されてい
る。この場合、層間絶縁層13の表面には、配線層12の半
導体基板11面から突出している形状がのまま現れ、段差
を有する凹凸形状となる。したがって、この層間絶縁層
13上にこのまま金属配線層を形成させるようにすると、
上記段差部分で配線層に括れや断切れが発生ずるおそれ
が多い。
で、半導体基板11の表面には、この基板11に形成された
回路要素の導出端子部に適宜接続されるようにした、ア
ルミニウム等の金属による表面配線層12が形成されてい
るもので、さらに半導体基板11の表面上には、上記配線
層12部分を含むようにして層間絶縁層13が形成されてい
る。この場合、層間絶縁層13の表面には、配線層12の半
導体基板11面から突出している形状がのまま現れ、段差
を有する凹凸形状となる。したがって、この層間絶縁層
13上にこのまま金属配線層を形成させるようにすると、
上記段差部分で配線層に括れや断切れが発生ずるおそれ
が多い。
したがって、この凹凸を有する層間絶縁層13の表面を
平滑化するものであるが、このために第６図（Ａ）で示
されるように、表面に凹凸を有する層間絶縁層13上に流
動性のあるレジスト14を塗布して平坦な面を形成させる
ようにする。そして、反応性イオンエッチングによって
図に鎖線で示す位置まで全面エッチングし、第６図
（Ｂ）で示されるように層間絶縁層13の表面が平坦化さ
れるようにし、この層間絶縁層13にヴィアホール151、1
52を形成させるようにする。
平滑化するものであるが、このために第６図（Ａ）で示
されるように、表面に凹凸を有する層間絶縁層13上に流
動性のあるレジスト14を塗布して平坦な面を形成させる
ようにする。そして、反応性イオンエッチングによって
図に鎖線で示す位置まで全面エッチングし、第６図
（Ｂ）で示されるように層間絶縁層13の表面が平坦化さ
れるようにし、この層間絶縁層13にヴィアホール151、1
52を形成させるようにする。
しかし、このような手段ではレジスト塗布の工程が必
要となるものであり、したがって必然的に工程数が増加
するものであり、さらにエッチバックした後に残存する
レジストを除去する工程が必要となる。また、半導体基
板11上に配線層12が存在するものであるため、この配線
層12部分の膜厚t1およびその他の部分の膜厚t2に差が生
じ、層間絶縁層13に膜厚分布が生ずるようになる。した
がって、ヴィアホール151および152に深さに相違が存在
するものであり、配線工程の歩留りを低下するようにな
るものであり、信頼性を向上させるために問題を有する
ようになる。
要となるものであり、したがって必然的に工程数が増加
するものであり、さらにエッチバックした後に残存する
レジストを除去する工程が必要となる。また、半導体基
板11上に配線層12が存在するものであるため、この配線
層12部分の膜厚t1およびその他の部分の膜厚t2に差が生
じ、層間絶縁層13に膜厚分布が生ずるようになる。した
がって、ヴィアホール151および152に深さに相違が存在
するものであり、配線工程の歩留りを低下するようにな
るものであり、信頼性を向上させるために問題を有する
ようになる。
［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、簡
単な１工程によって凹凸を有する層間絶縁層の表面を、
この層間絶縁層上に金属配線層を形成したときに、この
配線層に括れや断切れが生じないように平坦化すると共
に、層間絶縁層に膜厚分布が存在しないようにし、さら
にヴィアホールがその内周面をテーパ状にした状態で同
時に形成されるようにして、簡単な工程で勝つ信頼性が
得られるようにした多層配線構造を有する半導体装置の
製造方法を提供しようとするものである。
単な１工程によって凹凸を有する層間絶縁層の表面を、
この層間絶縁層上に金属配線層を形成したときに、この
配線層に括れや断切れが生じないように平坦化すると共
に、層間絶縁層に膜厚分布が存在しないようにし、さら
にヴィアホールがその内周面をテーパ状にした状態で同
時に形成されるようにして、簡単な工程で勝つ信頼性が
得られるようにした多層配線構造を有する半導体装置の
製造方法を提供しようとするものである。
［問題点を解決するための手段］ すなわち、この発明に係る半導体の製造方法にあって
は、表面に凹凸が存在する状態の層間絶縁層に、内周面
が垂直状態とされるヴィアホールを形成するものであ
り、このヴィアホールの形成された層間絶縁層の表面を
プラズマエッチングによって全面的にエッチバックさせ
るようにするものである。
は、表面に凹凸が存在する状態の層間絶縁層に、内周面
が垂直状態とされるヴィアホールを形成するものであ
り、このヴィアホールの形成された層間絶縁層の表面を
プラズマエッチングによって全面的にエッチバックさせ
るようにするものである。
［作用］ 上記のような半導体装置の製造方法によれば、内周面
が垂直状にされたヴィアホールが形成され、表面に凹凸
を有する状態の層間絶縁層が表面からエッチバックされ
るようになる。この場合、層間絶縁層表面の段差部分は
傾斜面で連続されるようになり、またヴィアホールの内
周面もテーパ面とされるようになるものであり、層間絶
縁層の表面は金属配線層を形成した場合に括れや断切れ
の原因となる段差部の無い平坦化された状態となる。ま
た膜厚分布も一様な状態となるものであり、多層配線構
造を有する半導体装置の信頼性の向上に大きな効果が発
揮されるようになる。
が垂直状にされたヴィアホールが形成され、表面に凹凸
を有する状態の層間絶縁層が表面からエッチバックされ
るようになる。この場合、層間絶縁層表面の段差部分は
傾斜面で連続されるようになり、またヴィアホールの内
周面もテーパ面とされるようになるものであり、層間絶
縁層の表面は金属配線層を形成した場合に括れや断切れ
の原因となる段差部の無い平坦化された状態となる。ま
た膜厚分布も一様な状態となるものであり、多層配線構
造を有する半導体装置の信頼性の向上に大きな効果が発
揮されるようになる。
［発明の実施例］ 以下、図面を参照しながらこの発明の実施例を説明す
る。第１図乃至第４図は特に多層配線工程における層間
絶縁層およびヴィアホールの形成工程を順次示している
もので、まず、第１図で示されるように回路要素が適宜
形成されたシリコン等による半導体基板21の表面には、
上記回路要素に適宜接続されるようになる表面配線層22
が、例えばポリシリコンによって形成されている。そし
て、この半導体基板21の表面には、上記表面配線層22部
分をも含む状態で、例えばSiO2による絶縁層23が形成さ
れているもので、この絶縁層23上に第１層の配線層24
1、242が形成されている。この配線層241、242は適宜表
面配線層22あるいは基板21に形成された回路要素の導出
端子部分に接続されている。
る。第１図乃至第４図は特に多層配線工程における層間
絶縁層およびヴィアホールの形成工程を順次示している
もので、まず、第１図で示されるように回路要素が適宜
形成されたシリコン等による半導体基板21の表面には、
上記回路要素に適宜接続されるようになる表面配線層22
が、例えばポリシリコンによって形成されている。そし
て、この半導体基板21の表面には、上記表面配線層22部
分をも含む状態で、例えばSiO2による絶縁層23が形成さ
れているもので、この絶縁層23上に第１層の配線層24
1、242が形成されている。この配線層241、242は適宜表
面配線層22あるいは基板21に形成された回路要素の導出
端子部分に接続されている。
このようにして第１層の配線層241、242が形成された
ならば、この配線層241、242部分を含む状態で、半導体
基板21の全面に層間絶縁層25が形成される。この場合、
この層間絶縁層25の表面は、半導体基板21の表面に形成
される表面配線層23、さらに第１層の配線層241、242の
形状に対応して段差部261、262、…を有する凹凸面とさ
れるようになる。
ならば、この配線層241、242部分を含む状態で、半導体
基板21の全面に層間絶縁層25が形成される。この場合、
この層間絶縁層25の表面は、半導体基板21の表面に形成
される表面配線層23、さらに第１層の配線層241、242の
形状に対応して段差部261、262、…を有する凹凸面とさ
れるようになる。
そして、第２図で示されるように、表面に凹凸形状が
存在する状態の層間絶縁層25に対して、例えば配線層24
1部分に対応してこの配線層241に至るように貫通するヴ
ィアホール27をエッチングにより形成する。この場合、
このヴィアホール27の内周面は垂直状態に形成されてい
る。
存在する状態の層間絶縁層25に対して、例えば配線層24
1部分に対応してこの配線層241に至るように貫通するヴ
ィアホール27をエッチングにより形成する。この場合、
このヴィアホール27の内周面は垂直状態に形成されてい
る。
このようにヴィアホール27が形成されたならば、層間
絶縁層25の表面部分を反応性イオンエッチングによって
全面エッチングするものであり、このエッチング工程に
よって第３図で示されるように、層間絶縁層25の表面の
凹凸を形成する段差261、262、…部分が傾斜面で連続さ
れるようにテーパ面281、282、…とされるようになり、
また同時にヴィアホール27の内周面も、開口方向に径が
大きくなるようなテーパ面29とされるようになる。そし
て、この層間絶縁層25の面上に、第４図で示されるよう
に第２層の配線層30が形成されるようになるものであ
り、テーパ面を有するヴィアホール27を介して配線層24
1と30とが電気的に接続されるようになるものである。
絶縁層25の表面部分を反応性イオンエッチングによって
全面エッチングするものであり、このエッチング工程に
よって第３図で示されるように、層間絶縁層25の表面の
凹凸を形成する段差261、262、…部分が傾斜面で連続さ
れるようにテーパ面281、282、…とされるようになり、
また同時にヴィアホール27の内周面も、開口方向に径が
大きくなるようなテーパ面29とされるようになる。そし
て、この層間絶縁層25の面上に、第４図で示されるよう
に第２層の配線層30が形成されるようになるものであ
り、テーパ面を有するヴィアホール27を介して配線層24
1と30とが電気的に接続されるようになるものである。
この場合、上記配線層30は層間絶縁層25上のテーパ面
281、282、…に沿って形成されるようになるものであ
り、この配線層30に括れあるいは断切れ等を生ずるよう
になることが効果的に抑制されるようになり、信頼性の
高い配線層とすることができる。
281、282、…に沿って形成されるようになるものであ
り、この配線層30に括れあるいは断切れ等を生ずるよう
になることが効果的に抑制されるようになり、信頼性の
高い配線層とすることができる。
ここで、上記反応性イオンエッチングは、例えば第５
図で示すようなマグネトロン装置41によって行われる。
このマグネトロン装置41は反応性イオンエッチング装置
を構成するようになるものであり、この装置41の内部に
は第２図で示したように表面に段差を有する凹凸を有し
且つヴィアホール27が開口された層間絶縁層25が形成さ
れている半導体基板21が設定される。そして、この装置
41の内部には例えばC2F6からなる反応ガスが導入できる
ようにしている。
図で示すようなマグネトロン装置41によって行われる。
このマグネトロン装置41は反応性イオンエッチング装置
を構成するようになるものであり、この装置41の内部に
は第２図で示したように表面に段差を有する凹凸を有し
且つヴィアホール27が開口された層間絶縁層25が形成さ
れている半導体基板21が設定される。そして、この装置
41の内部には例えばC2F6からなる反応ガスが導入できる
ようにしている。
上記マグネトロン装置41には、電極421および422が設
定されているもので、この電極421および422の相互間に
は、高周波電源43から例えば500〜1000Wの高周波電力が
印加されるようにしている。また、このマグネトロン装
置41には電磁マグネット44が設定されているもので、こ
のマグネット44によって装置41内部に約800ガウスの磁
場が設定されるようにしている。
定されているもので、この電極421および422の相互間に
は、高周波電源43から例えば500〜1000Wの高周波電力が
印加されるようにしている。また、このマグネトロン装
置41には電磁マグネット44が設定されているもので、こ
のマグネット44によって装置41内部に約800ガウスの磁
場が設定されるようにしている。
このように構成される反応性イオンエッチング装置に
よって、半導体基板21の表面に形成された層間絶縁層25
の表面を、例えばエッチング圧力数Pa〜30Paの範囲で、
約30秒〜１分の間エッチングすると、第３図で示したよ
うに段差部が緩和されてテーパ面で連続されるようにな
る。このテーパ面の角度は、45〜70゜の範囲で適宜設定
されるようにすればよい。
よって、半導体基板21の表面に形成された層間絶縁層25
の表面を、例えばエッチング圧力数Pa〜30Paの範囲で、
約30秒〜１分の間エッチングすると、第３図で示したよ
うに段差部が緩和されてテーパ面で連続されるようにな
る。このテーパ面の角度は、45〜70゜の範囲で適宜設定
されるようにすればよい。
このようなマグネトロン装置を用いた反応性イオンエ
ッチングにあっては、極めて短時間に層間絶縁層25がエ
ッチングされるようになる特徴を有するものであり、例
えば通常の反応性イオンエッチングに比較して、1/10、
〜1/60以下の状態とすることができる。しかも、通常の
反応性イオンエッチングでは、上記のように段差部を緩
和させるような平坦化はできない。
ッチングにあっては、極めて短時間に層間絶縁層25がエ
ッチングされるようになる特徴を有するものであり、例
えば通常の反応性イオンエッチングに比較して、1/10、
〜1/60以下の状態とすることができる。しかも、通常の
反応性イオンエッチングでは、上記のように段差部を緩
和させるような平坦化はできない。
マグネトロン装置を使用した反応性イオンエッチング
装置にあっては、マグネトロン放電によって、プラズマ
中にCH2等の不飽和フッ化炭素が容易に生成されるよう
になる。このためCXFYなる組成のポリマーが効率的に発
生するようになり、この発生されたポリマーが層間絶縁
層25の表面に付着するようになる。この付着されるポリ
マーの量は「エッチング〜堆積」の競争反応バランスに
よって決定される。
装置にあっては、マグネトロン放電によって、プラズマ
中にCH2等の不飽和フッ化炭素が容易に生成されるよう
になる。このためCXFYなる組成のポリマーが効率的に発
生するようになり、この発生されたポリマーが層間絶縁
層25の表面に付着するようになる。この付着されるポリ
マーの量は「エッチング〜堆積」の競争反応バランスに
よって決定される。
この競争反応バランスは、エッチング条件によって可
変されるようになるものであり、したがってエッチング
条件によってエッチング形状が制御できるようになる。
変されるようになるものであり、したがってエッチング
条件によってエッチング形状が制御できるようになる。
マグネトロン放電のもとに行われる反応性イオンエッ
チングのエッチング反応は、上記層間絶縁層25の表面に
堆積されるポリマーの堆積速度V1と、ポリマーのエッチ
ング速度V2との比「V1/V2＝ｒ」、およびポリマーのエ
ッチング速度V2と層間絶縁層25のエッチング速度V3との
比「V2/V3＝Ｒ」によって支配される。種々の実験を行
った結果、「Ｒ＞１」および「ｒ＜１」の条件が満足さ
れたときに、層間絶縁層25の段差261、262、…部がテー
パ面281、282、…の状態にエッチングされ、さらに垂直
形状のヴィアホール27の内周面がテーパ面29とされるよ
うになることが確認された。
チングのエッチング反応は、上記層間絶縁層25の表面に
堆積されるポリマーの堆積速度V1と、ポリマーのエッチ
ング速度V2との比「V1/V2＝ｒ」、およびポリマーのエ
ッチング速度V2と層間絶縁層25のエッチング速度V3との
比「V2/V3＝Ｒ」によって支配される。種々の実験を行
った結果、「Ｒ＞１」および「ｒ＜１」の条件が満足さ
れたときに、層間絶縁層25の段差261、262、…部がテー
パ面281、282、…の状態にエッチングされ、さらに垂直
形状のヴィアホール27の内周面がテーパ面29とされるよ
うになることが確認された。
すなわち、段差部を傾斜面となるようにエッチングす
るためには、次のような条件が満足されるようにする。
るためには、次のような条件が満足されるようにする。
ａ）ポリマーの生成速度が大きい。
ｂ）ポリマーのエッチング速度が大きい。
ｃ）絶縁層のエッチング速度が大きい。
ｄ）ｒ＜１およびＲ＞１である。
尚、層間絶縁層の表面に効果的にポリマーの層を形成
させるためには、例えば半導体基板21をセットする電極
上に、ポリイミド、あるいはテフロンによる絶縁板を設
定すると効果的である。
させるためには、例えば半導体基板21をセットする電極
上に、ポリイミド、あるいはテフロンによる絶縁板を設
定すると効果的である。
具体的な実施例を以下に示す。
実施例１ 第１図で示されたような状態で、層間絶縁層25をプラ
ズマCVD装置によって形成された厚さ1.3μｍのプラズマ
窒化膜で構成する。そして、この層間絶縁層25の表面に
レジストを塗布しホト工程によってヴィアホールに対応
したレジストパターンを形成し、反応性イオンエッチン
グ装置を用い、CF4ガス中でヴィアホール27を第２図の
ように開口形成する。この場合ヴィアホール27の内径は
２μｍである。そして、上記レジストを剥離除去する。
ズマCVD装置によって形成された厚さ1.3μｍのプラズマ
窒化膜で構成する。そして、この層間絶縁層25の表面に
レジストを塗布しホト工程によってヴィアホールに対応
したレジストパターンを形成し、反応性イオンエッチン
グ装置を用い、CF4ガス中でヴィアホール27を第２図の
ように開口形成する。この場合ヴィアホール27の内径は
２μｍである。そして、上記レジストを剥離除去する。
このように層間絶縁層25にヴィアホール27が開口され
たならば、マグネトロン反応性イオンエッチング装置に
よって、反応ガスとしてCHF3ガスを用い、その流量を50
cc/分、RFパワーを600W、反応ガス圧を13Paの条件を設
定して、約1700Å/6分のエッチング速度で３分間エッチ
ングした。そして、その結果第３図で示したように段差
部が傾斜面となり、ヴィアホールの内周面がテーパ面と
された。このとき、段差部に対応する部分の傾斜角度は
40゜であり、ヴィアホール27のテーパ面29の角度は60゜
であった。
たならば、マグネトロン反応性イオンエッチング装置に
よって、反応ガスとしてCHF3ガスを用い、その流量を50
cc/分、RFパワーを600W、反応ガス圧を13Paの条件を設
定して、約1700Å/6分のエッチング速度で３分間エッチ
ングした。そして、その結果第３図で示したように段差
部が傾斜面となり、ヴィアホールの内周面がテーパ面と
された。このとき、段差部に対応する部分の傾斜角度は
40゜であり、ヴィアホール27のテーパ面29の角度は60゜
であった。
実施例２ 実施例１と同様の構造にして、層間絶縁層25をPSG
（リン濃度2.0モル％）膜で構成するものであり、この
層間絶縁層25に内径１μｍのヴィアホール27を形成し
た。そして、反応ガスCHF3を50cc/分で流し、RFパワー6
00W、反応ガス圧6Paの条件で70秒間エッチングした。そ
の結果段差部の傾斜角度は40゜とされ、ヴィアホール27
のテーパ面は65゜となった。
（リン濃度2.0モル％）膜で構成するものであり、この
層間絶縁層25に内径１μｍのヴィアホール27を形成し
た。そして、反応ガスCHF3を50cc/分で流し、RFパワー6
00W、反応ガス圧6Paの条件で70秒間エッチングした。そ
の結果段差部の傾斜角度は40゜とされ、ヴィアホール27
のテーパ面は65゜となった。
以上の各実施例で示したように、段差部分を傾斜面と
するような丸みを持たせた形状とし、且つ高速なエッチ
ング動作を実行させる手段としては、上記実施例等で説
明した磁場を有する反応性エッチングにおいてのみ可能
である。この場合のエッチング条件は、例えば次に示す
ようになる。
するような丸みを持たせた形状とし、且つ高速なエッチ
ング動作を実行させる手段としては、上記実施例等で説
明した磁場を有する反応性エッチングにおいてのみ可能
である。この場合のエッチング条件は、例えば次に示す
ようになる。
［絶縁膜材料：プラズマ酸化膜］ 反応ガス（添加ガス） CF450H25 あるいは CHF350 あるいは C2F650 反応圧力 ６〜13 RFパワー 400〜600W ［絶縁膜材料:CVD−SiO2］ 反応ガス（添加ガス） C2F650H25 あるいは CHF350 反応圧力 ６〜20 RFパワー 400〜600W ［絶縁膜材料:CVD−PSG］ 反応ガス（添加ガス） C2F650H23 あるいは CHF350 反応圧力 ６〜20 RFパワー 400〜600W ［絶縁膜材料:CVD−BPSG］ 反応ガス C2F650H23 あるいは CHF350 反応圧力 ６〜20 RFパワー 400〜600W ［発明の効果］ 以上のようにこの発明に係る半導体装置の製造方法に
よれば、表面に凹凸が存在する層間絶縁層に垂直な壁面
を有するヴィアホールを形成した状態で、只１回の反応
性イオンエッチングを行うことによって、上記表面の凹
凸を形成する段差部が連続する傾斜面とされ、またヴィ
アホールの内周面がテーパ面とされるようになる。すな
わち、非常に簡単な工程によって、層間絶縁層の凹凸を
有する面を、膜厚分布が一様とされる状態で多層配線構
造に適する平坦化された面ととし、さらに同時にヴィア
ホールの内周面のテーパ面とされるようになる。したが
って、製造工程が非常に簡略化されるばかりか、充分に
信頼性を高くすることができる多層配線構造が得られる
ようになるものである。
よれば、表面に凹凸が存在する層間絶縁層に垂直な壁面
を有するヴィアホールを形成した状態で、只１回の反応
性イオンエッチングを行うことによって、上記表面の凹
凸を形成する段差部が連続する傾斜面とされ、またヴィ
アホールの内周面がテーパ面とされるようになる。すな
わち、非常に簡単な工程によって、層間絶縁層の凹凸を
有する面を、膜厚分布が一様とされる状態で多層配線構
造に適する平坦化された面ととし、さらに同時にヴィア
ホールの内周面のテーパ面とされるようになる。したが
って、製造工程が非常に簡略化されるばかりか、充分に
信頼性を高くすることができる多層配線構造が得られる
ようになるものである。
第１図乃至第４図はそれぞれこの発明の一実施例に係る
半導体の製造方法において、各工程における半導体装置
の断面構成を順次示す図、第５図は上記製造工程で使用
されるマグネトロン反応性イオンエッチング装置を説明
するための構成図、第６図の（Ａ）および（Ｂ）はそれ
ぞれ従来の製造工程を順次説明するための半導体装置の
断面構成を示す図である。 21……半導体基板、22……表面電極、23……絶縁層、24
1、242……第１層の配線層、25……層間絶縁層、261、2
62、……段差、27……ヴィアホール、281、282、…29…
…テーパ面、30……第２層の配線層。
半導体の製造方法において、各工程における半導体装置
の断面構成を順次示す図、第５図は上記製造工程で使用
されるマグネトロン反応性イオンエッチング装置を説明
するための構成図、第６図の（Ａ）および（Ｂ）はそれ
ぞれ従来の製造工程を順次説明するための半導体装置の
断面構成を示す図である。 21……半導体基板、22……表面電極、23……絶縁層、24
1、242……第１層の配線層、25……層間絶縁層、261、2
62、……段差、27……ヴィアホール、281、282、…29…
…テーパ面、30……第２層の配線層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 和夫 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 竹中 修 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 樋口 安史 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭59−35451（ＪＰ，Ａ) 特開 昭57−190321（ＪＰ，Ａ) 特開 昭60−163433（ＪＰ，Ａ) 特開 昭59−113644（ＪＰ，Ａ) 特開 昭60−68613（ＪＰ，Ａ) 特開 昭63−258021（ＪＰ，Ａ) 特開 昭58−93259（ＪＰ，Ａ) 特開 昭61−174637（ＪＰ，Ａ) 特開 昭63−207151（ＪＰ，Ａ) 特開 昭59−51549（ＪＰ，Ａ)
Claims (1)
- 【請求項１】回路要素の形成された半導体基板の表面に
絶縁層を形成する工程と、 上記絶縁層に、垂直状態のヴィアホールをエッチングに
よって形成する工程と、 この工程で垂直状のヴィアホールの形成された上記絶縁
層の表面部を、上記ヴィアホールの内周部を含む状態で
マグネトロン装置を用いて反応性イオンエッチングする
工程とを具備し、 このマグネトロン装置を用いて反応性イオンエッチング
する工程では、まず上記絶縁層表面にポリマーが堆積さ
れ、このポリマーの堆積速度V1とポリマーのエッチング
速度V2との比「V1/V2＝ｒ」、およびポリマーのエッチ
ング速度V2と上記絶縁層のエッチング速度V3との比「V2
/V3＝Ｒ」としたときに、「Ｒ＞１」および「ｒ＜１」
の条件が満足されるようにしたことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285745A JP2611273B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285745A JP2611273B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128447A JPH01128447A (ja) | 1989-05-22 |
| JP2611273B2 true JP2611273B2 (ja) | 1997-05-21 |
Family
ID=17695500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285745A Expired - Lifetime JP2611273B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611273B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3146561B2 (ja) * | 1991-06-24 | 2001-03-19 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190321A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Dry etching method |
| JPS5935451A (ja) * | 1982-08-23 | 1984-02-27 | Fujitsu Ltd | 層間絶縁膜の形成方法 |
| JPS60163433A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | プラズマ処理装置 |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
-
1987
- 1987-11-12 JP JP62285745A patent/JP2611273B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128447A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0129389B1 (en) | A method of producing a layered structure | |
| US4487652A (en) | Slope etch of polyimide | |
| US4377438A (en) | Method for producing semiconductor device | |
| JP2583408B2 (ja) | 集積回路上にパターン化された導電体の層を形成する方法 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| JPS60130144A (ja) | 相互接続用スタツド構造体形成方法 | |
| US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US4089766A (en) | Method of passivating and planarizing a metallization pattern | |
| US5223084A (en) | Simultaneous dielectric planarization and contact hole etching | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| JP2611273B2 (ja) | 半導体装置の製造方法 | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPS62154734A (ja) | エツチング方法およびそれに用いる装置 | |
| JP3190098B2 (ja) | 半導体装置の製造方法 | |
| JP2563180B2 (ja) | 半導体装置の製造方法 | |
| JP2531173B2 (ja) | 半導体装置の製造方法 | |
| EP0646954A2 (en) | Low-defect one-step etching process | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 |