JPS60130144A - 相互接続用スタツド構造体形成方法 - Google Patents

相互接続用スタツド構造体形成方法

Info

Publication number
JPS60130144A
JPS60130144A JP59171672A JP17167284A JPS60130144A JP S60130144 A JPS60130144 A JP S60130144A JP 59171672 A JP59171672 A JP 59171672A JP 17167284 A JP17167284 A JP 17167284A JP S60130144 A JPS60130144 A JP S60130144A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
substrate
resist
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171672A
Other languages
English (en)
Inventor
トーマス・アダム・バータツシユ
ガース・アルヴイン・ブルツクス
ジエームス・ロバート・キツチヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60130144A publication Critical patent/JPS60130144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は基板上に埋設冶金パターンを形成する方法、さ
らに具体的には平坦な上部表面を有する様にパッシベー
ション層中に埋設された相互接続冶金系を形成する方法
を採用した、半導体装置の製造方法に関する。
［従来技術］ 集積回路装置用の相互接続冶金層の形成方法は通常金属
層を一様に付着し、金属層上にホトレジスト層を形成し
、レジストを所望の冶金パターンに従って露光し、レジ
ストを現像し、その後下層の金属層の露出部分を食刻し
、相互接続冶金層パターンを形成する事より成る。
パターンはその後絶縁層によって覆わわ、その上に他の
冶金パターンが形成され、貫通孔によって下層に対して
接触がなされ、最後に所望の相互接続体系が完成されて
いる。しかしながら、特に大規模集積回路の素子密度を
高める様に半導体集積回路の微小化が進められるにつれ
、冶金層がより小さく、より稠密になった。相互接続系
を形成する際には、系の表面の平坦性が大きな問題とな
る。冶金パターンが表面上に付着される度に、上層の絶
縁層がだんだん不規則即ち非平坦になる。
一般に、冶金層が３層付着された後には、表面は不規則
になり、これ以上層は適切に付着出来なくなる。不規則
な表面は２つの極めて深刻な問題を生じ、これによって
最終システムの収率及び信頼性にも問題を生じた。不規
則な表面上に金属層が付着される時には、支持層の階段
部分上では層が薄くなる。この薄くなった部分では電流
が集まるので電子泳動による故障率が高くなる。もう一
つの問題はレジスト・パターンの形成に関するものであ
る。表面がだんだん不規則になって来るので、はつきり
した露光及び現像が不可能になる。
非平坦性の問題にかかわる一つの特定の処理段階は表面
上の絶縁もしくは受動態化被覆の付着段階である。これ
等の処理段階において、パッシベーション薄膜は付着導
電体パターンの輪郭に従う事が見出されている。換言す
れば、導電体もしくは金属化パターンの線は金属化パタ
ーン上を覆う絶縁もしくはパッシベーション層の対応す
る部分に隆起を生ずる。多重レベルの金属化層を有する
集積回路においては、複数の絶縁層の隆起の累積効果は
極めて望ましくない。
例えば、金属化パターンをなす線は金属化ノ（ターン上
の絶縁層に、対応する隆起を生ずる。次に、その後のレ
ベルの金属化パターンが被覆層上に付着され、これは他
の絶縁層によって被覆され、この追加の被覆層の上表面
は下層の２つの冶金）（ターンの累積効果を示す事にな
る。この様な場合には高層ビル効果が生じ、即ち累積金
属線が目立った隆起部を生じて、一層上の絶縁層の表面
が不規則になり、この様な層上に付着される金属化線は
極めてごつごつした表面上を延びることになる。
この様な場合は金属化線に不連続が生じがちである。
−さらに、この様な構造体においては、成る絶縁材料の
被覆層を通って下層の金属化線に至る貫通孔を厳密な制
御によって形成し、金属化層の下の１ｆ＠縁層に達する
様な過度の食刻、従ってその下層の絶縁体を通して導電
体線との短絡が避けられた構造体を設計する事は困難で
ある。
集積回路レベルにおけるこの様な隆起及び不規則性につ
いての問題点は米国特許第３８０４７３８号に詳細に論
議されている。
従来技法において、この様な絶縁層の隆起部もしくは階
段部を低めて、表面を平坦にするという多くの方法が提
案された。一つの方法は米国特許第３９８３０２２号に
開示されている如く、隆起部を再スパツタリング（スパ
ッタリング研摩）する事を含む。
この方法は比較的に狭い幅の隆起部を平坦化する効果が
あるとは云え、比較的時間を要する。事くは階段部が比
較的広い場合には再スパツタリングはかなり手間をとる
。
他の試みは凹んだ領域即ち谷を通常の写真食刻技法を使
用してホトレジストの如き耐食刻性材料でマスクし、次
に覆われていない隆起部もしくは段階を食刻して除去す
る事にある。この試みはしばしばホトレジスト・マスク
の整列の問題を生ずる。高密度の大規模集積回路におい
ては、寸法が極めて細かいので、ホトレジストで凹んだ
領域もしくは谷を完全にマスクするのに必要とされる正
確な整置を得る際に困難が生ずる。凹んだ露出領域の一
部を残す様な任意の不整合があると、隆起領域の平坦化
と同時に上記凹んだ領域の絶縁層が食刻される。これに
よって凹み領域の絶縁層を通して望ましくない短絡が生
ずる。
特に興味のある他の方法は１９７７年９月刊ＩＢＭ−Ｔ
ＤＢ第２０巻、第４号、第１３８１頁のＪ　、　Ｊ　、
　Ｃｏ１ａｃｉｎｏ等の論文”Ｒｅｍｏｖａｌ　ｏｆ　
ＱｕａｒｔｚＳｐｉｋｅｓ　０ｖｅｒ　Ｍｅｔａｌ　Ｌ
ａｎｄｓ”に開示されている。この方法においては石英
層中の金属化パターン上に形成された石英スパイクの形
の表面の変動がジアゾキノン／ノボラック・レジスト（
例えばシブレイ社ＡＺ１３５０Ｊ、登録商標）の如き適
切なレジストによって石英層を被覆し、レジスト及び石
葺間に約１／１の食刻比を生ずるＣＦ４（９２％）及び
酸素（８％）の混合雰囲気中で反応性イオン食刻する事
によって平坦化される。レジストを平坦に除去する事に
よって石英のスパイクに達すると、石英及びレジストは
同時に（略等しい割合）除去され、遂に石英が平坦にさ
れる。その後貫通孔がパターン化されたレジスト層を使
用して開けられる。明らかに、この技法は絶縁層及び導
体もしくは金属化パターンの両方の垂直方向の変動によ
る基板表面の変動の平坦化に対する解決を与えていない
。
［発明が解決しようとする問題点］ 本発明の目的は表面が平坦なパッシベーション金属相互
接続系を形成するための新らしい方法を与える事にある
。
本発明に従えば、表面が平坦な多重レベル、相互接続冶
金導電系を形成するための新らしい方法が与えられる。
本発明に従えば、相互接続スタッド及び被覆絶縁層の上
部表面の垂直変位により半導体装置の多重レベル導電体
パターンに生じる垂直表面変動を平坦にするための新し
い方法が与えられる。
［問題点を解決するための手段］ 本発明に従い、上述のＩＢＭ−ＴＤＢの方法が適用され
、ＣＦ、（○２は使用されてもされなくてもよい）が反
応性イオン食刻に使用され、導体パターン上の高い方の
相互接続セグメントもしくはスタッドの上部表面が露出
されて完全に平坦な装置が形成される。
しかしながら、この方法では絶縁材料のみが除去され、
基板の表面変動部上に存在する金属化層（例えばリセス
酸化物絶縁体によるバードビークおよび他の隆起表面変
動の一方または双方）が絶縁体上に突出するので、ＣＦ
、工程だけの食刻には欠陥がある。この事は低い導体部
分を露出するには過度の食刻が必要になるので生ずるも
のである。この様な高さの変動は７０００人にも達し、
この条件は絶縁体（例えば、石英、ＳｉＯ２等）層及び
金属化層（例えば、Ａ　Ｑ　Ｃｕ合金）付着さらに反応
性イオン食刻自体の非均性を補償するのに必要とされる
過食側によって悪化される。
この様な問題に対する解決は短縮されたＣＦ。
食刻を使用し、絶縁体（石英）のバードビークを除去し
、次にイオン・ミリングもしくはアルゴン（Ａｒ”）ス
パッタ研摩を行い絶縁体及び（属の両方を略同じ食刻率
で除去し、より平坦な′＋Ｆ造体を与える事によって行
われる。この方法は米Ｌ　’ｆｆ許第４．３６７１１９
号及び１９８１年２月刊のＩＢＭ−ＴＤＢ、第２３巻、
第９号第４１４０頁に開示されている如く、スタッドの
最初の高さ及び絶縁体の厚さの両方を増大させ、全食刻
定数を保持し、絶縁体の厚さが結果的に失われない様に
する事によって、相互接続スタッドを露出するための食
刻中に絶縁層（石英５ｉ０２等）が薄くなるのを補償す
る様に修正可能である。
［実施例コ 第２図を参照するに、代表的には単結晶ケイ素もしくは
他の半導体材料である基板１０及び例えば５ｉｎ２の如
き絶縁層の上層１２が示されている。本発明の方法の好
ましい実施例において使用される基板１０はその中に能
動及び受動装置（図示されず）並びに互に装置を電気的
に隔離する手段を有する集積回路装置である。この適用
例において、層１２には能動及び受動装置と接触するた
めのコンタクト孔（図示されず）が与えられている。本
発明に従う方法が集積回路装置及び適切な関連回路を支
持するためのモジュール上に冶金層を形成するのに使用
される時には基板は絶縁材料であってもよい。
絶縁層１２上には導電性の冶金系のセグメント１３Ａ及
び１３Ｂが形成されており、これは米国特許第３９８５
５９７号及び第４３６７１］−９号に示された如く多重
レベル導体系の１つのレベルを構成している。金属化パ
ターン（例えば１３Ａ、１３Ｂ等）は集積回路において
使用される、アルミニラム、アルミニウムー銅合金等の
如き通常の金属もしくは合金である。これ等のパターン
は蒸着の如き通常の方法によって付着される。
類似の金属化材料が導電性パターン・セグメント１３Ｂ
上に相互接続用導電性パッド］−４Ａ乃至１４Ｃを、及
びパターン・セグメント１３Ｂ上に導電性スタッド１４
　Ｄを付着するのに使用される。
本発明の適用範囲を説明するために、上層として絶縁層
１２を有する基板１０は基板の表面形状が平坦でない事
を示すために階段部分を有するものとして示されている
。この結果、スタンド１４Ｄの最上部表面はスタッド１
４Ａ乃至１４Ｇの最上部表面に関連して垂直方向にずれ
ている。換言すればスタッド１４Ｄの最上部表面はスタ
ッド１４Ａ乃至１４Ｃの最上部表面１４Ａ乃至１４Ｃが
延びている平面の下の平面中を延びている。又スタッド
の最上部表面の垂直方向変位はスタッドの垂直方向の高
さの変動によっても生ずる事は明らかである。
突出した相互接続用の相互接続用スタッドを有スル導体
パターン１３Ａ及び１３Ｂは誘電体層１２上に付着され
、これから延出してし）るものとして示されているが、
金属化層は補足用の絶縁材才斗内に部分的もしくは完全
に埋設してｕｌてもよし１゜例えば、もし導電体パター
ン・セグメント１３Ａ及び１３Ｂが米国特許第４００４
０４４号【こ開示されているリフトオフ工程によって形
成されるならば、セグメントはこの特許の第１Ａ図乃至
第１Ｈ図に示される如き段階を繰返す前に、同じ面内を
延びる絶縁層（例えば石英、Ｓｉｎ、等＞ｒｐｃ：埋め
込まれて相互接続用スタンド１４Ａ乃至１４Ｄを形成す
る。
いずれの場合にも、次には基板構造体が、例えば陰極ス
パッタリングによって、例ｔＬｆ石英もしくは２酸化ケ
イ素等をスパッタすると云ったイ壬意の周知の方法によ
って補足用絶縁体層１５で被覆される。上述の如く、絶
縁層の輪郭は導電性セク′メント１３Ａ及び１３Ｂ並び
に他の関連導電性スタッド１４Ａ乃至１４Ｄの輪郭に略
従う。
必要とされないが、２重絶縁層が望まれるならは、基板
構造体は先ず（絶縁層１５の形成前に）、スパッタリン
グもしくはプラズマ増強化学蒸着の如き適切なスパッタ
リング技法によって窒化ケイ素の下層（第３図）が被覆
される。窒化物の厚さは厳密でなく、約０．１ミクロン
から約０．６ミクロンの厚さに付着される事が効果的で
ある。この点に関して、第３図の層の代表的な寸法は導
体パターン層セグメント１３Ａ及び１３Ｂの厚さが約０
．５乃至約２．０ミクロン、相互接続スタッド１４Ａ乃
至１４Ｂの高さが約１．０乃至約３゜０ミクロン及び隣
接するＦの素子の平面に関連する絶縁層１５の厚さが約
１．５乃至約４．０ミクロンである（実際の絶縁体の厚
さは金属の厚さ１３Δ、１３Ｂ並びに１４Ａ、Ｂ、Ｃに
される）。
次に、第３図に示された如く、ホ１へレジスト層が基板
構造体」二に一様に被覆され、平坦なホトレジスト層１
６が形成される。使用される絶縁層１５に対して略１対
１の食刻比を与える任意の適切なレジストが使用される
。例えば２酸化ケイ素もしくは石英が絶縁層１５として
使用される時には、構造体の表面を平坦にするためにジ
アゾキノン／ノボラック樹脂（例えば５ｈｉｐｌｅｙ社
ＡＺ−１３５０Ｊ登録商標が使用される。付着は２０乃
至３０ＳＣＣＭ　（標準立方ａｍ）の流率のＣＦ４もし
くはＣＦ４＋０２の雰囲気、２７０乃至３２０ワツＩ−
の電力（電力密度約０．２乃至０．４ワツ１〜／、ｆｆ
１）及び２５乃至３０ミクロンの圧力を使用して行われ
る。
第５図は介在層１７が存在しない場合の第３図類似構造
体を示し、又本発明と比較して、通常行われる方法の欠
点を示すものである。
食刻動作中、レジスト層１６の表面は平坦であるから、
これは一様に除去され、絶縁層１５の隆起部に達する。
この時石英はホトレジスト層じ比率で除去され、食刻が
続けられて、第４図に示された如く高い方の相互接続用
スタッド１４Ａ乃至１４Ｇの最上部表面が露出される。
この時点で雰囲気は５０乃至、ｔＯＯ８ＣＣＭの流率、
１５乃至３０ミクロンの圧力及び２０００ワツトのパワ
ー（パワー密度約０．８乃至１．２ワット／ｃｉ）の条
件のアルゴン雰囲気に切換えられ絶縁層（石英）１５及
び金属（アルミニウムー銅）スタンド１４Ａ乃至１４Ｇ
が略同じ比率で食刻され、第１図に示された如くスタッ
ド１４Ｄの最上部表面は絶縁層１５及びスタッド１４Ａ
乃至１、４　Ｇの最上部表面と平面を共有する様に露出
される。工程はスパッタ食刻によって説明されたが。
イオン・ミリング及び研摩等の互換方法が使用出来る事
も明らかであろう。
対比のために第６図を参照しよう。ここでは、低いスタ
ッド１４Ｄの最上部表面が露出されるまで基板がＣＦ４
（単独もしくはｏ２とともに用いる）中で食刻され続け
られた結果生じた構造が示されている。この手法ではス
タッド１４Ａ乃至１．４　Ｃが食刻絶縁層１５の平坦面
上に突き出ることとなる。この結果、付加的な処理が行
われる。たとえば基体を窒化ケイ素層１ｏで被覆し、こ
ののちレジスト層２１をオーバーコートする。このレジ
ス１一層２１は低いスタット１４Ｄをカバーするものの
スタッド１４Ａ〜１４Ｃ上のアクセス孔２２Ａ〜２２Ｇ
を規定する開孔を有するレジストマスク２１Ａとされる
。こののち窒化ケイ素層２０のうちの露出部分を食刻し
、相互接続用スタッド１４Ａ〜１４Ｇを食刻絶縁層１５
Ａの上部平坦平面まで食刻する。第８図はレジストマス
ク２１Ａを剥離したのちの最終的な基体構造を示す。
［発明の効果］　。
本発明は余分なマスキング工程を必要とする事なく平坦
化段階におけるスタッドの高さの変動が補償された相互
接続用スタッドの形成方法を与え、従って多重レベルの
金属化層を有する大規模集積回路における層の隆起の累
積効果を減少させ、金属パターンが狭くなる事等による
故障の原因を除去する。
【図面の簡単な説明】
第１図〜第４図は本発明に従う製造方法による種々の段
階における基板の支所面図である。第５図〜第８図は本
発明とは異なる方法による種々の製造段階の基板を示し
た支所面図である。 １０・・・・基板、１２・・・・５１Ｇ７層、１３Ａ、
１３Ｂ・・・・導電性セグメント、１４Ａ、］、　４　
Ｂ、１４Ｇ、１４Ｄ・・・・導電性スタッド、］−］５
・・・絶縁層、１６・・・・ボ１へレジスト層、１７・
・・・窒化ケイ素層。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人　弁理士　澤　１）　俊　夫

Claims (1)

  1. 【特許請求の範囲】 基板であってその絶縁化表面上に導電性金属パ゛ターン
    を有し、この導電性金属パターンが基板本体内部の回路
    に上記絶縁化表面の開孔を介して相互接続されるものの
    上に、相互接続用スタッド構造体を形成する方法におい
    て、 Ａ）上記表面上に少なく共−個の垂直な導電性スタン１
    くを形成する段階と、 Ｂ）Ｊ−記表面」二に絶縁層を一様に付着して、上記導
    電性金属パターン及び導電性スタッドを埋設させる段階
    と、 Ｃ）上記絶縁層」二にレジス１へ層を一様に被覆する段
    階と、 Ｄ）ｌ記載板を上記絶縁層及び上記レジスト層に対して
    略等しい食刻率を与える雰囲気中でドライ食刻し、上記
    レジスト層を除去し、同時に上記絶縁層を平坦にする段
    階と、 Ｅ）上記基板を上記絶縁層及び上記スタンドに対して略
    等しい食刻率を与える雰囲気中でドライ食刻して、上記
    スタッドの最上部表面を上記絶縁層と略同一平面になる
    様に露出する段階とより成る相互接続用スタッド構造体
    形成方法。
JP59171672A 1983-12-15 1984-08-20 相互接続用スタツド構造体形成方法 Pending JPS60130144A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/561,778 US4470874A (en) 1983-12-15 1983-12-15 Planarization of multi-level interconnected metallization system
US561778 2000-05-01

Publications (1)

Publication Number Publication Date
JPS60130144A true JPS60130144A (ja) 1985-07-11

Family

ID=24243435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171672A Pending JPS60130144A (ja) 1983-12-15 1984-08-20 相互接続用スタツド構造体形成方法

Country Status (4)

Country Link
US (1) US4470874A (ja)
EP (1) EP0146038B1 (ja)
JP (1) JPS60130144A (ja)
DE (1) DE3474612D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250656A (ja) * 1986-04-23 1987-10-31 Nec Corp 半導体装置の製造方法
JPS63132453A (ja) * 1986-11-22 1988-06-04 Toshiba Corp 化合物半導体装置の製造方法
JPH01125850A (ja) * 1987-11-10 1989-05-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH04313232A (ja) * 1990-10-26 1992-11-05 Internatl Business Mach Corp <Ibm> 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法
JPH06283222A (ja) * 1993-12-06 1994-10-07 World:Kk 端子台および端子台のプリント配線基板へのハンダ付け方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4892845A (en) * 1984-08-31 1990-01-09 Texas Instruments Incorporated Method for forming contacts through a thick oxide layer on a semiconductive device
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
US4715109A (en) * 1985-06-12 1987-12-29 Texas Instruments Incorporated Method of forming a high density vertical stud titanium silicide for reachup contact applications
US4662986A (en) * 1985-06-27 1987-05-05 Signetics Corporation Planarization method and technique for isolating semiconductor islands
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
US4666553A (en) * 1985-08-28 1987-05-19 Rca Corporation Method for planarizing multilayer semiconductor devices
JPH0729433B2 (ja) * 1986-03-05 1995-04-05 キヤノン株式会社 液体噴射記録ヘツドの作成方法
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
GB2199694A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US4980034A (en) * 1989-04-04 1990-12-25 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for TAB
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
EP0531805A1 (en) * 1991-09-10 1993-03-17 Motorola, Inc. Gate electrode fabrication method
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
US6680157B1 (en) * 2000-10-12 2004-01-20 Massachusetts Institute Of Technology Resist methods and materials for UV and electron-beam lithography with reduced outgassing
JP3971213B2 (ja) * 2002-03-11 2007-09-05 アルプス電気株式会社 キーボード入力装置
US20040018733A1 (en) * 2002-07-23 2004-01-29 Hak Baek Jae Method of planarizing a surface of a semiconductor wafer
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9209019B2 (en) 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
US9224851B2 (en) 2011-10-14 2015-12-29 Diftek Lasers, Inc. Planarized semiconductor particles positioned on a substrate
US8470714B1 (en) * 2012-05-22 2013-06-25 United Microelectronics Corp. Method of forming fin structures in integrated circuits
EP3244453A1 (en) 2015-10-09 2017-11-15 Diftek Lasers, Inc. An electronic device and method of making thereof
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5094892A (ja) * 1973-12-22 1975-07-28
JPS57167659A (en) * 1981-03-30 1982-10-15 Fujitsu Ltd Manufacture of semiconductor device
JPS5848438A (ja) * 1981-09-17 1983-03-22 Nec Corp 半導体集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119930B1 (ja) * 1970-12-31 1974-08-19 Ibm
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
DE2548060C2 (de) * 1975-10-27 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0023146B1 (en) * 1979-07-23 1987-09-30 Fujitsu Limited Method of manufacturing a semiconductor device wherein first and second layers are formed
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5094892A (ja) * 1973-12-22 1975-07-28
JPS57167659A (en) * 1981-03-30 1982-10-15 Fujitsu Ltd Manufacture of semiconductor device
JPS5848438A (ja) * 1981-09-17 1983-03-22 Nec Corp 半導体集積回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250656A (ja) * 1986-04-23 1987-10-31 Nec Corp 半導体装置の製造方法
JPS63132453A (ja) * 1986-11-22 1988-06-04 Toshiba Corp 化合物半導体装置の製造方法
JPH01125850A (ja) * 1987-11-10 1989-05-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH04313232A (ja) * 1990-10-26 1992-11-05 Internatl Business Mach Corp <Ibm> 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法
JPH06283222A (ja) * 1993-12-06 1994-10-07 World:Kk 端子台および端子台のプリント配線基板へのハンダ付け方法

Also Published As

Publication number Publication date
EP0146038A2 (en) 1985-06-26
EP0146038B1 (en) 1988-10-12
DE3474612D1 (en) 1988-11-17
US4470874A (en) 1984-09-11
EP0146038A3 (en) 1986-07-16

Similar Documents

Publication Publication Date Title
JPS60130144A (ja) 相互接続用スタツド構造体形成方法
US4917759A (en) Method for forming self-aligned vias in multi-level metal integrated circuits
US4789648A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4430365A (en) Method for forming conductive lines and vias
JPH04229627A (ja) 電気中継部構造およびその形成方法
JPH0834772B2 (ja) 半導体素子の製造方法
US4758306A (en) Stud formation method optimizing insulator gap-fill and metal hole-fill
US20020055248A1 (en) Method for forming a top interconnection level and bonding pads on an integrated circuit chip
JPS59208859A (ja) 半導体ウエハおよびその製造方法
US5976971A (en) Fabrication process of a semiconductor device having an interconnection structure
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US6268090B1 (en) Process for manufacturing semiconductor device and exposure mask
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPS62229959A (ja) 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法
US5233135A (en) Interconnect for integrated circuits
US5420068A (en) Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure
JPH0856024A (ja) 集積回路の製造方法
JP3166912B2 (ja) 半導体装置の製造方法
KR0179849B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JPH10209279A (ja) 金属プラグの形成方法
JP3114196B2 (ja) 半導体装置
JPH098007A (ja) 絶縁膜の平坦化方法
JP2783898B2 (ja) 半導体装置の製造方法
JPH0758204A (ja) 半導体装置の製造方法
JPS6297353A (ja) Ｖｌｓｉデバイス用の平面状金属相互接続